特許ウォッチ

公開番号2025117525
公報種別公開特許公報(A)
公開日2025-08-12
出願番号2024169664
出願日2024-09-27
発明の名称静電放電保護構造、半導体パワーデバイス、およびその製造方法
出願人ダイオーズインコーポレイテッド
代理人個人,個人,個人
主分類H10D 84/80 20250101AFI20250804BHJP()
要約【課題】静電放電保護構造を有するトレンチ型半導体パワーデバイス及びその製造方法を提供する。
【解決手段】半導体デバイスにおいて、静電放電保護構造150は、第1のポリシリコン構造144と、第1のポリシリコン構造を取り囲む第1の酸化物層143と、を含む第1のトレンチ構造TR2を含む。第2のトレンチ構造TR3は、第2のポリシリコン構造146と、第2のポリシリコン構造を取り囲む第2の酸化物層145と、を含む。第1のダイオード列151は、第1のトレンチ構造と第2のトレンチ構造との間に配置され、第1のポリシリコン構造及び第2のポリシリコン構造に隣接する。第1のスペーサ酸化物層SX1は、第1のダイオード列上に配置される。第2のダイオード列156は、第1のスペーサ酸化物層上に配置され、第1のダイオード列と並列に接続される。
【選択図】図3A
特許請求の範囲【請求項１】
第１のポリシリコン構造と、前記第１のポリシリコン構造を取り囲む第１の酸化物層とを備える第１のトレンチ構造と、
第２のポリシリコン構造と、前記第２のポリシリコン構造を取り囲む第２の酸化物層とを備える第２のトレンチ構造と、
前記第１のトレンチ構造と前記第２のトレンチ構造との間に配置され、前記第１のポリシリコン構造および前記第２のポリシリコン構造に隣接する第１のダイオード列と、
前記第１のダイオード列上に配置された第１のスペーサ酸化物層と、
前記第１のスペーサ酸化物層上に配置された第２のダイオード列と
を備え、
前記第２のダイオード列と前記第１のダイオード列とは、並列に接続されている、静電放電保護構造。
続きを表示（約 1,800 文字）【請求項２】
前記第１のダイオード列は、
第１の導電型の複数の第１のドープ領域と、
第２の導電型の複数の第２のドープ領域と
を備え、
前記複数の第１のドープ領域と前記複数の第２のドープ領域とは、交互に配置され、各々の第１のドープ領域と前記各々の第１のドープ領域に隣接する第２のドープ領域との間の界面にＰＮ接合が形成される、請求項１に記載の静電放電保護構造。
【請求項３】
前記第２のダイオード列は、
前記第１の導電型の複数の第３のドープ領域と、
前記第２の導電型の複数の第４のドープ領域と
を備え、
前記複数の第３のドープ領域と前記複数の第４のドープ領域とは、交互に配置され、各々の第３のドープ領域と前記各々の第３のドープ領域に隣接する第４のドープ領域との間の界面にＰＮ接合が形成される、請求項２に記載の静電放電保護構造。
【請求項４】
前記第２のダイオード列の第１の端部および前記第１のスペーサ酸化物層を通って前記第１のダイオード列の第１の端部へと延びており、第１の電極を前記第２のダイオード列の前記第１の端部および前記第１のダイオード列の前記第１の端部に接続する第１の導電性プラグと、
前記第２のダイオード列の第２の端部および前記第１のスペーサ酸化物層を通って前記第１のダイオード列の第２の端部へと延びており、第２の電極を前記第２のダイオード列の前記第２の端部および前記第１のダイオード列の前記第２の端部に接続する第２の導電性プラグと、
前記第１のダイオード列の前記第１の端部内に配置され、前記第１の導電性プラグの端部を取り囲む第１の高濃度ドープ領域と、
前記第１のダイオード列の前記第２の端部内に配置され、前記第２の導電性プラグの端部を取り囲む第２の高濃度ドープ領域と
をさらに備える、請求項１に記載の静電放電保護構造。
【請求項５】
前記第１のダイオード列の第１の端部が、前記第１のポリシリコン構造に隣接し、前記第１のダイオード列の第２の端部が、前記第２のポリシリコン構造に隣接する、請求項１に記載の静電放電保護構造。
【請求項６】
前記第２のダイオード列上に配置され、前記第２のダイオード列を取り囲む第２のスペーサ酸化物層
をさらに備える、請求項１に記載の静電放電保護構造。
【請求項７】
前記第１の酸化物層は、前記第２の酸化物層に隣接し、前記第１のダイオード列は、前記第１のスペーサ酸化物層と前記第１の酸化物層および前記第２の酸化物層との間に配置される、請求項１に記載の静電放電保護構造。
【請求項８】
前記第１のダイオード列および前記第２のダイオード列の各々は、直列に接続された複数のバックツーバックダイオードを備える、請求項１に記載の静電放電保護構造。
【請求項９】
基板上に配置された低濃度ドープ層と、
前記低濃度ドープ層内に配置され、前記基板に向かって延びており、第１のポリシリコン構造と、前記第１のポリシリコン構造を取り囲む第１の酸化物層とを備えている第１のトレンチ構造と、
前記低濃度ドープ層上に配置された層間誘電体層と、
前記低濃度ドープ層内に配置されたソースドープ領域に接続されたソース電極と、
前記第１のポリシリコン構造に接続されたゲート電極と、
前記層間誘電体層内に配置された静電放電保護構造と
を備えており、
前記静電放電保護構造は、
第１のダイオード列と、
前記第１のダイオード列の上方に配置され、前記ソース電極と前記ゲート電極との間に前記第１のダイオード列と並列に接続された第２のダイオード列と、
前記第１のダイオード列と前記第２のダイオード列との間に配置された第１のスペーサ酸化物層と
を備える、半導体パワーデバイス。
【請求項１０】
前記静電放電保護構造は、
前記第２のダイオード列上および前記第２のダイオード列の側壁上に配置され、前記第１のスペーサ酸化物層に隣接する第２のスペーサ酸化物層
をさらに備える、請求項９に記載の半導体パワーデバイス。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
[0001]関連出願の相互参照
本特許出願は、２０２４年１月３０日に出願された「ＥＬＥＣＴＲＯＳＴＡＴＩＣＤＩＳＣＨＡＲＧＥＰＲＯＴＥＣＴＩＯＮＳＴＲＵＣＴＵＲＥ，ＳＥＭＩＣＯＮＤＵＣＴＯＲＰＯＷＥＲＤＥＶＩＣＥＡＮＤＭＡＮＵＦＡＣＴＵＲＩＮＧＭＥＴＨＯＤＯＦＳＥＭＩＣＯＮＤＵＣＴＯＲＰＯＷＥＲＤＥＶＩＣＥ」という名称の中国特許出願第２０２４１０１２６０８５．１号の優先権を主張し、この中国特許出願は、あたかもその全体が再掲されたかのように本明細書に援用される。
続きを表示（約 2,800 文字）【０００２】
[0002]本開示は、広くには、半導体デバイスの分野に関し、とくには、静電放電保護構造、半導体パワーデバイス、および半導体パワーデバイスの製造方法のための技術および機構に関する。特定の実施形態は、静電放電保護構造を有するトレンチ型半導体パワーデバイスおよびその製造方法を提供する。
【背景技術】
【０００３】
[0003]半導体パワーデバイスは、エレクトロニクスの分野で広く使用されている。ゲート酸化物層をゲートトレンチの側壁上に成長させ、ポリシリコンで充てんしてゲートを形成するトレンチパワーデバイスが、最も一般的なパワースイッチングデバイスの１つである。トレンチパワーデバイスは、デバイス面積の利用効率を改善することができ、したがって、単位面積当たりにより大きいデバイス単位チャネル幅を得ることにより、より大きい電流伝導能力を達成することができる。
【０００４】
[0004]半導体パワーデバイスは、静電放電（ＥＳＤ）事象によって引き起こされる電圧スパイクの影響を受けやすい。ＥＳＤ事象によって引き起こされる瞬間的な大電流および高電圧は、トレンチパワーデバイスのゲート酸化物層の絶縁破壊を引き起こし、損傷につながり、焼損または高リークにつながる可能性もある。したがって、半導体パワーデバイスは、ＥＳＤ保護機能を有する必要がある。
【発明の概要】
【０００５】
[0005]技術的な利点が、一般に、静電放電保護構造、半導体パワーデバイス、および半導体パワーデバイスの製造方法を説明する本開示の実施形態によって達成される。
【０００６】
[0006]本開示の実施形態は、静電放電保護構造に関する。静電放電保護構造は、第１のトレンチ構造と、第２のトレンチ構造と、第１のダイオード列と、第１のスペーサ酸化物層と、第２のダイオード列とを含む。第１のトレンチ構造は、第１のポリシリコン構造と、第１のポリシリコン構造を取り囲む第１の酸化物層とを含む。第２のトレンチ構造は、第２のポリシリコン構造と、第２のポリシリコン構造を取り囲む第２の酸化物層とを含む。第１のダイオード列は、第１のポリシリコン構造および第２のポリシリコン構造に隣接し、第１のトレンチ構造と第２のトレンチ構造との間に配置される。第１のスペーサ酸化物層は、第１のダイオード列上に配置される。第２のダイオード列は、第１のスペーサ酸化物層上に配置され、第１のダイオード列と並列に配置される。
【０００７】
[0007]本開示の実施形態は、半導体パワーデバイスに関する。半導体パワーデバイスは、基板と、低濃度ドープ層と、第１のトレンチ構造と、ソースドープ領域と、層間誘電体層と、ソース電極と、ゲート電極と、静電放電保護構造とを含む。低濃度ドープ層は、基板上に配置される。第１のトレンチ構造は、低濃度ドープ層内に配置され、基板に向かって延びる。第１のトレンチ構造は、第１のポリシリコン構造と、第１のポリシリコン構造を取り囲む第１の酸化物層とを含む。ソースドープ領域は、低濃度ドープ層内に配置され、基板から離れている。層間誘電体層は、低濃度ドープ層上に配置される。ソース電極は、ソースドープ領域に接続される。ゲート電極は、第１のポリシリコン構造に接続される。静電放電保護構造は、層間誘電体層内に配置され、第１のダイオード列、第２のダイオード列、および第１のスペーサ酸化物層を含む。第２のダイオード列は、第１のダイオード列上に配置される。第１のスペーサ酸化物層は、第１のダイオード列と第２のダイオード列との間に配置される。第１のダイオード列および第２のダイオード列は、ソース電極とゲート電極との間に並列に配置される。
【０００８】
[0008]本開示の実施形態は、半導体パワーデバイスの製造方法に関する。この製造方法は、基板上に低濃度ドープ層を形成することと；低濃度ドープ層上に、基板に向かって延びる第１の開口部、第２の開口部、および第３の開口部を形成することと；第２の開口部および第３の開口部上に第１のダイオード列を形成することと；第１のダイオード列上に第１のスペーサ酸化物層を形成し、第１のダイオード列を取り囲むことと；第１のスペーサ酸化物層上に第２のダイオード列を形成することと；第１のポリシリコン構造と、第１のポリシリコン構造を取り囲む第１の酸化物層とを含む第１のトレンチ構造を、第１の開口部内に形成することと；第１のトレンチ構造と第２の開口部との間に配置されるソースドープ領域を、低濃度ドープ層内に形成することと；ソースドープ領域に接続されたソース電極を形成し、第１のポリシリコン構造に接続されたゲート電極を形成することとを含む。第１のダイオード列および第２のダイオード列は、ソース電極とゲート電極との間に並列に配置される。
【０００９】
[0009]本開示の一態様によれば、半導体デバイスに使用するための静電放電保護構造が提供される。静電放電保護構造は、第１のポリシリコン構造と、第１のポリシリコン構造を取り囲む第１の酸化物層とを備える第１のトレンチ構造と；第２のポリシリコン構造と、第２のポリシリコン構造を取り囲む第２の酸化物層とを備える第２のトレンチ構造と；第１のトレンチ構造と第２のトレンチ構造との間に配置され、第１のポリシリコン構造および第２のポリシリコン構造に隣接する第１のダイオード列と；第１のダイオード列上に配置された第１のスペーサ酸化物層と；第１のスペーサ酸化物層上に配置された第２のダイオード列とを含み、第２のダイオード列と第１のダイオード列とは、並列に接続される。
【００１０】
[0010]本開示の別の態様によれば、基板上に配置された低濃度ドープ層と；低濃度ドープ層内に配置され、基板に向かって延びており、第１のポリシリコン構造と、第１のポリシリコン構造を取り囲む第１の酸化物層とを備える第１のトレンチ構造と；低濃度ドープ層上に配置された層間誘電体層と；低濃度ドープ層内に配置されたソースドープ領域に接続されたソース電極と；第１のポリシリコン構造に接続されたゲート電極と；層間誘電体層内に配置された静電放電保護構造と；を含む半導体パワーデバイスが提供される。静電放電保護構造は、第１のダイオード列と；第１のダイオード列の上方に配置され、ソース電極とゲート電極と間に第１のダイオード列と並列に接続された第２のダイオード列と；第１のダイオード列と第２のダイオード列との間に配置された第１のスペーサ酸化物層とを含む。
（【００１１】以降は省略されています）

関連特許