特許ウォッチ

公開番号2025123393
公報種別公開特許公報(A)
公開日2025-08-22
出願番号2025100948,2023025831
出願日2025-06-17,2013-07-04
発明の名称電子機器
出願人株式会社ニコン
代理人個人
主分類H04N 25/70 20230101AFI20250815BHJP(電気通信技術)
要約【課題】同一被写体に対して複数種類の画像を生成する。
【解決手段】光を電荷に変換する光電変換部を含む画素と、画素に接続され、画素を制御するための制御信号が出力される制御配線と、を有し、行方向において並んで配置される複数の画素ブロックと、複数の画素ブロックのうち複数の第1画素ブロックが有する画素から読み出された第1信号に基づく第1画像データと、複数の画素ブロックのうち複数の第2画素ブロックが有する画素から読み出された第2信号に基づく第2画像データと、を生成する生成部と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
光を電荷に変換する第１光電変換部を含む第１画素と、行方向において前記第１画素の隣に配置される画素であって光を電荷に変換する第２光電変換部を含む第２画素と、列方向において前記第１画素の隣に配置される画素であって光を電荷に変換する第３光電変換部を含む第３画素と、前記行方向において前記第３画素の隣に配置され、かつ、前記列方向において前記第２画素の隣に配置される画素であって光を電荷に変換する第４光電変換部を含む第４画素とを有する第１半導体部と、
前記第１半導体部とともに積層される半導体部であって、前記第１光電変換部で変換された電荷の蓄積を終了するタイミングと、前記第２光電変換部で変換された電荷の蓄積を終了するタイミングと、前記第３光電変換部で変換された電荷の蓄積を終了するタイミングと、前記第４光電変換部で変換された電荷の蓄積を終了するタイミングとが異なるタイミングになるように制御する駆動部を有する第２半導体部と
を備える撮像素子。
続きを表示（約 1,900 文字）【請求項２】
請求項１に記載の撮像素子において、
前記第１光電変換部で変換された電荷の蓄積を終了させるための第１制御信号が出力される第１制御配線と、
前記第２光電変換部で変換された電荷の蓄積を終了させるための第２制御信号が出力される第２制御配線と、
前記第３光電変換部で変換された電荷の蓄積を終了させるための第３制御信号が出力される第３制御配線と、
前記第４光電変換部で変換された電荷の蓄積を終了させるための第４制御信号が出力される第４制御配線と
を備える撮像素子。
【請求項３】
請求項２に記載の撮像素子において、
前記駆動部は、前記第１制御信号が前記第１制御配線に出力されるタイミングと、前記第２制御信号が前記第２制御配線に出力されるタイミングと、前記第３制御信号が前記第３制御配線に出力されるタイミングと、前記第４制御信号が前記第４制御配線に出力されるタイミングとが異なるタイミングになるように制御する、
撮像素子。
【請求項４】
請求項１から請求項３のいずれか一項に記載の撮像素子において、
前記駆動部は、前記第１光電変換部で変換された電荷の蓄積を開始するタイミングと、前記第２光電変換部で変換された電荷の蓄積を開始するタイミングと、前記第３光電変換部で変換された電荷の蓄積を開始するタイミングと、前記第４光電変換部で変換された電荷の蓄積を開始するタイミングとが異なるタイミングになるように制御する、
撮像素子。
【請求項５】
請求項４に記載の撮像素子において、
前記第１光電変換部で変換された電荷の蓄積を開始させるための第５制御信号が出力される第５制御配線と、
前記第２光電変換部で変換された電荷の蓄積を開始させるための第６制御信号が出力される第６制御配線と、
前記第３光電変換部で変換された電荷の蓄積を開始させるための第７制御信号が出力される第７制御配線と、
前記第４光電変換部で変換された電荷の蓄積を開始させるための第８制御信号が出力される第８制御配線と
を備える撮像素子。
【請求項６】
請求項５に記載の撮像素子において、
前記駆動部は、前記第５制御信号が前記第５制御配線に出力されるタイミングと、前記第６制御信号が前記第６制御配線に出力されるタイミングと、前記第７制御信号が前記第７制御配線に出力されるタイミングと、前記第８制御信号が前記第８制御配線に出力されるタイミングとが異なるタイミングになるように制御する、
撮像素子。
【請求項７】
請求項１から請求項３のいずれか一項に記載の撮像素子において、
前記駆動部は、前記第１光電変換部で変換された電荷の蓄積を終了した後に、前記第２光電変換部で変換された電荷の蓄積を終了するように制御し、前記第３光電変換部で変換された電荷の蓄積を終了した後に、前記第４光電変換部で変換された電荷の蓄積を終了するように制御する、
撮像素子。
【請求項８】
請求項７に記載の撮像素子において、
前記駆動部は、前記第１光電変換部で変換された電荷の蓄積を開始した後に、前記第２光電変換部で変換された電荷の蓄積を開始するように制御し、前記第３光電変換部で変換された電荷の蓄積を開始した後に、前記第４光電変換部で変換された電荷の蓄積を開始するように制御する、
撮像素子。
【請求項９】
請求項７に記載の撮像素子において、
前記第１半導体部は、前記行方向において前記第２画素の隣に配置される画素であって光を電荷に変換する第５光電変換部を含む第５画素と、前記行方向において前記第４画素の隣に配置される画素であって光を電荷に変換する第６光電変換部を含む第６画素とを有し、
前記駆動部は、前記第５光電変換部で変換された電荷の蓄積を終了した後に、前記第２光電変換部で変換された電荷の蓄積を終了するように制御し、前記第６光電変換部で変換された電荷の蓄積を終了した後に、前記第４光電変換部で変換された電荷の蓄積を終了するように制御する、
撮像素子。
【請求項１０】
請求項９に記載の撮像素子において、
前記駆動部は、前記第５光電変換部で変換された電荷の蓄積を開始した後に、前記第２光電変換部で変換された電荷の蓄積を開始するように制御し、前記第６光電変換部で変換された電荷の蓄積を開始した後に、前記第４光電変換部で変換された電荷の蓄積を開始するように制御する、
撮像素子。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、電子機器に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
裏面照射型撮像チップと信号処理チップとが積層された撮像素子（以下、この撮像素子を積層型撮像素子という。）を備えた電子機器が提案されている（例えば特許文献１参照）。積層型撮像素子は、裏面照射型撮像チップと信号処理チップとが、複数画素をまとめたブロック単位ごとにマイクロバンプを介して接続されるように積層されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００６－４９３６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、従来の積層型撮像素子を備えた電子機器において、複数のブロック単位ごとに撮像して画像を取得する提案は多くなく、積層型撮像素子を備えた電子機器の使い勝手が十分ではなかった。
【０００５】
本発明の態様では、同一被写体に対して複数種類の画像を生成することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様は、撮像素子である。撮像素子は、光を電荷に変換する第１光電変換部を含む第１画素と、行方向において第１画素の隣に配置される画素であって光を電荷に変換する第２光電変換部を含む第２画素と、列方向において第１画素の隣に配置される画素であって光を電荷に変換する第３光電変換部を含む第３画素と、行方向において第３画素の隣に配置され、かつ、列方向において第２画素の隣に配置される画素であって光を電荷に変換する第４光電変換部を含む第４画素とを有する第１半導体部を備える。撮像素子は、第１半導体部とともに積層される半導体部であって、第１光電変換部で変換された電荷の蓄積を終了するタイミングと、第２光電変換部で変換された電荷の蓄積を終了するタイミングと、第３光電変換部で変換された電荷の蓄積を終了するタイミングと、第４光電変換部で変換された電荷の蓄積を終了するタイミングとが異なるタイミングになるように制御する駆動部を有する第２半導体部を備える。
【０００７】
本発明の一態様は、撮像素子である。撮像素子は、光を電荷に変換する第１光電変換部を含む第１画素と、行方向において第１画素の隣に配置される画素であって光を電荷に変換する第２光電変換部を含む第２画素と、列方向において第１画素の隣に配置される画素であって光を電荷に変換する第３光電変換部を含む第３画素と、行方向において第３画素の隣に配置され、かつ、列方向において第２画素の隣に配置される画素であって光を電荷に変換する第４光電変換部を含む第４画素とを有する第１半導体部を備える。撮像素子は、第１半導体部とともに積層される半導体部であって、第１光電変換部で変換された電荷の蓄積を開始するタイミングと、第２光電変換部で変換された電荷の蓄積を開始するタイミングと、第３光電変換部で変換された電荷の蓄積を開始するタイミングと、第４光電変換部で変換された電荷の蓄積を開始するタイミングとが異なるタイミングになるように制御する駆動部を有する第２半導体部とを備える。
【０００８】
本発明の一態様は、撮像装置である。撮像装置は、上記態様の撮像素子を備える。
【発明の効果】
【０００９】
本発明の態様によれば、同一被写体に対して複数種類の画像を生成することができる。
【図面の簡単な説明】
【００１０】
積層型撮像素子の断面図である。
撮像チップの画素配列と単位グループを説明する図である。
撮像チップの単位グループに対応する回路図である。
撮像素子の機能的構成を示すブロック図である。
第１実施形態に係る電子機器の構成を示すブロック図である。
電子機器の一例であるデジタルカメラの外観を示す図である。
画像処理部及びシステム制御部の機能ブロック図である。
各ブロックにおける配列パターンを示す図である。
システム制御部が実行する撮影動作を説明するためのフローチャートである。
配列パターン設定処理を説明するためのフローチャートである。
第２静止画モードが実行されるときの第２配列パターンの設定例を示す図である。
第１静止画モードと第２静止画モードにおける電荷蓄積のタイミングを示すタイミングチャートである。
第１表示部及び第２表示部に静止画を表示する場合の表示例を示す図である。
第２動画モードが実行されるときの第２配列パターンの設定例を示す図である。
第２動画モードにおける電荷蓄積のタイミングを示すタイミングチャートである。
第１表示部に動画を表示し、第２表示部に静止画を表示する場合の表示例を示す図である。
各ブロックにおける第５配列パターンを示す図である。
各ブロックにおける第６配列パターンを示す図である。
第２実施形態における電荷蓄積のタイミングを示すタイミングチャートである。
第２実施形態における第１表示部及び第２表示部に静止画を表示する場合の表示例を示す図である。
第３実施形態に係る撮像装置及び電子機器の構成を示すブロック図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許