特許ウォッチ

公開番号2025140484
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024039914
出願日2024-03-14
発明の名称半導体装置及びデータドライバ
出願人ローム株式会社
代理人弁理士法人レクスト国際特許事務所
主分類G09G 3/20 20060101AFI20250919BHJP(教育;暗号方法;表示;広告;シール)
要約【課題】論理レベルシフタ回路における高耐圧素子の部品点数を抑えることが可能な半導体装置を提供する。
【解決手段】論理レベルシフタ回路は、各々の第1端が第2電圧を供給する電源電圧供給ラインに接続され、一方の第2端と他方の制御端、及び一方の制御端と他方の第2端が互いに接続された第1導電型の第1トランジスタ及び第2トランジスタと、第1トランジスタの第2端と第2トランジスタの制御端とを接続する第1ノードと基準電圧供給ラインとの間に互いに直列に接続され、制御端に第1入力信号を受ける第2導電型の第3トランジスタ、及び制御端に第2入力信号を受ける第2導電型の第4トランジスタと、第2トランジスタの第2端と第1トランジスタの制御端とを接続する第2ノードと基準電圧供給ラインとの間に互いに並列に接続され、制御端に反転第1入力信号を受ける第2導電型の第5トランジスタ、及び制御端に反転第2入力信号を受ける第2導電型の第6トランジスタと、を有し、第2ノードから出力信号を出力する。
【選択図】図4
特許請求の範囲【請求項１】
各々の信号レベルが第１の論理レベルを表す第１電圧の電圧レベルと第２の論理レベルを表す基準電圧とで変化する第１入力信号及び第２入力信号を受け、信号レベルが前記第１入力信号及び前記第２入力信号の各々の論理レベルの組み合わせに応じた論理レベルに変化し且つ第１の論理レベルを表す電圧レベルが前記第１電圧とは異なる電圧であって前記基準電圧との電圧差が前記第１電圧と前記基準電圧との電圧差よりも大きい第２電圧の電圧レベルである出力信号を生成する論理レベルシフタ回路を備える半導体装置であって、
前記論理レベルシフタ回路は、
各々の第１端が前記第２電圧を供給する電源電圧供給ラインに接続され、一方の第２端と他方の制御端、及び一方の制御端と他方の第２端が互いに接続された第１導電型の第１トランジスタ及び第２トランジスタと、
前記第１トランジスタの第２端と前記第２トランジスタの制御端とを接続するノードである第１ノードと、前記基準電圧を供給する基準電圧供給ラインと、の間に互いに直列に接続され、制御端に前記第１入力信号を受ける第２導電型の第３トランジスタ、及び制御端に前記第２入力信号を受ける第２導電型の第４トランジスタと、
前記第２トランジスタの第２端と前記第１トランジスタの制御端とを接続するノードである第２ノードと、前記基準電圧供給ラインと、の間に互いに並列に接続され、制御端に前記第１入力信号の論理レベルを反転した反転第１入力信号を受ける第２導電型の第５トランジスタ、及び制御端に前記第２入力信号の論理レベルを反転した反転第２入力信号を受ける第２導電型の第６トランジスタと、
を有し、
前記第２ノードから前記出力信号を出力することを特徴とする半導体装置。
続きを表示（約 2,400 文字）【請求項２】
前記論理レベルシフタ回路は、
第１端が前記第３トランジスタの第２端に接続され、第２端が前記第１ノードに接続され、制御端にバイアス電圧の印加を受ける第１のクランプトランジスタと、
第１端が前記第５トランジスタ及び前記第６トランジスタの各々の第２端に接続され、第２端が前記第２ノードに接続され、制御端が前記第１のクランプトランジスタの制御端に接続されるとともに前記バイアス電圧の印加を受ける第２のクランプトランジスタと、
からなる電圧クランプトランジスタ対を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第３トランジスタは、ゲートに前記第１入力信号を受け、
前記第４トランジスタは、ゲートに前記第２入力信号を受け、
前記第５トランジスタは、ゲートに前記反転第１入力信号を受け、
前記第６トランジスタは、ゲートに前記反転第２入力信号を受け、
前記第１入力信号及び前記第２入力信号がいずれも論理レベル１である場合に、論理レベル１の前記出力信号を出力することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１トランジスタ及び前記第２トランジスタは、Ｐチャネル型ＭＯＳトランジスタから構成され、各々のソースが前記電源電圧供給ラインに接続されるとともに、一方のゲートと他方のドレイン、及び一方のドレインと他方のゲートが互いに接続され、
前記第３トランジスタ及び前記第４トランジスタは、Ｎチャネル型ＭＯＳトランジスタから構成され、前記第３トランジスタのソースと前記第４トランジスタのドレインとが接続されることによって前記第１ノードと前記基準電圧供給ラインとの間に互いに直列に接続され、
前記第５トランジスタ及び前記第６トランジスタは、Ｎチャネル型ＭＯＳトランジスタから構成され、各々のドレインが互いに接続されるとともに各々のソースが互いに接続されることにより、前記第２ノードと前記基準電圧供給ラインとの間に互いに並列に接続されている、
ことを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記第１トランジスタ及び前記第２トランジスタは、Ｎチャネル型ＭＯＳトランジスタから構成され、各々のソースが前記電源電圧供給ラインに接続されるとともに、一方のゲートと他方のドレイン、及び一方のドレインと他方のゲートが互いに接続され、
前記第３トランジスタ及び前記第４トランジスタは、Ｐチャネル型ＭＯＳトランジスタから構成され、前記第３トランジスタのドレインと前記第４トランジスタのソースとが接続されることによって前記第１ノードと前記基準電圧供給ラインとの間に互いに直列に接続され、
前記第５トランジスタ及び前記第６トランジスタは、Ｐチャネル型ＭＯＳトランジスタから構成され、各々のドレインが互いに接続されるとともに各々のソースが互いに接続されることにより、前記第２ノードと前記基準電圧供給ラインとの間に互いに並列に接続されている、
ことを特徴とする請求項１又は２に記載の半導体装置。
【請求項６】
複数本のデータライン及び複数本のゲートラインと、前記複数本のデータラインと前記複数本のゲートラインとの交差部の各々にマトリクス状に設けられた複数個の画素部と、を有する表示パネルに接続され、画素データ片の系列からなる映像データ信号に基づいて前記複数本のデータラインに駆動信号を出力する複数の出力チャネルを有するデータドライバであって、
前記画素データ片の系列を取り込んで順次出力するデータラッチと、
前記データラッチから出力された前記画素データ片の信号レベルを変化させるレベルシフトを行うレベルシフタと、
前記レベルシフタによってレベルシフトされた前記画素データ片に基づいて前記駆動信号を出力する出力部と、
を含み、
前記データラッチから出力された前記画素データ片は、各々の信号レベルが第１の論理レベルを表す第１電圧の電圧レベルと第２の論理レベルを表す基準電圧とで変化する第１入力信号及び第２入力信号から構成され、
前記レベルシフタは、前記第１入力信号及び前記第２入力信号を受け、信号レベルが前記第１入力信号及び前記第２入力信号の各々の論理レベルの組み合わせに応じた論理レベルに変化し且つ第１の論理レベルを表す電圧レベルが前記第１電圧とは異なる電圧で会って前記基準電圧との電圧差が前記第１電圧と前記基準電圧との電圧差よりも大きい第２電圧の電圧レベルである出力信号を生成する論理レベルシフタ回路を備え、
前記論理レベルシフタ回路は、
各々の第１端が前記第２電圧を供給する電源電圧供給ラインに接続され、一方の第２端と他方の制御端、及び一方の制御端と他方の第２端が互いに接続された第１導電型の第１トランジスタ及び第２トランジスタと、
前記第１トランジスタの第２端と前記第２トランジスタの制御端とを接続するノードである第１ノードと、前記基準電圧を供給する基準電圧供給ラインと、の間に互いに直列に接続され、制御端に前記第１入力信号を受ける第２導電型の第３トランジスタ、及び制御端に前記第２入力信号を受ける第２導電型の第４トランジスタと、
前記第２トランジスタの第２端と前記第１トランジスタの制御端とを接続するノードである第２ノードと、前記基準電圧供給ラインと、の間に互いに並列に接続され、制御端に前記第１入力信号の論理レベルを反転した反転第１入力信号を受ける第２導電型の第５トランジスタ、及び制御端に前記第２入力信号の論理レベルを反転した反転第２入力信号を受ける第２導電型の第６トランジスタと、
を有し、前記第２ノードから前記出力信号を出力する、
ことを特徴とするデータドライバ。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置及びデータドライバに関する。
続きを表示（約 3,200 文字）【背景技術】
【０００２】
液晶や有機ＥＬ（Electro Luminescence）等の表示装置は、一般的に複数のゲート線及び複数のデータ線の交差部に表示セルが形成された表示パネルと、複数のデータ線を駆動するデータドライバと、を有する。データドライバは、映像信号に含まれる複数の画素データ片を順次取り込むデータラッチ部、データラッチ部が取り込んだ画素データ片の電圧レベルを変化させるレベルシフタ、レベルシフタにより電圧レベルが変化した画素データ片をアナログの階調電圧に変換するＤＡ変換部、及び階調電圧を増幅してデータ線に出力する出力アンプ部を含む。
【０００３】
入力信号の電圧レベルを変化させるレベルシフタとして、４個のＮチャネル型トランジスタ及び１２個のＰチャネル型トランジスタからなる論理レベルシフタの構成が提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
特開２０２２－４０７５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記従来技術のような構成の論理レベルシフタでは、Ｎチャネル型トランジスタを低耐圧素子で構成することができる一方、Ｐチャネル型トランジスタを高耐圧素子によって構成する必要がある。このため、例えば４ビットの入力信号のレベルシフトを行う場合、特許文献１のような構成では高耐圧素子からなるトランジスタが１２個必要となり、チップサイズが大きくなるという問題があった。
【０００６】
本発明は上記問題点に鑑みてなされたものであり、論理レベルシフタ回路における高耐圧素子の部品点数を抑えることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、各々の信号レベルが第１の論理レベルを表す第１電圧の電圧レベルと第２の論理レベルを表す基準電圧とで変化する第１入力信号及び第２入力信号を受け、信号レベルが前記第１入力信号及び前記第２入力信号の各々の論理レベルの組み合わせに応じた論理レベルに変化し且つ第１の論理レベルを表す電圧レベルが前記第１電圧とは異なる電圧であって前記基準電圧との電圧差が前記第１電圧と前記基準電圧との電圧差よりも大きい第２電圧の電圧レベルである出力信号を生成する論理レベルシフタ回路を備える半導体装置であって、前記論理レベルシフタ回路は、各々の第１端が前記第２電圧を供給する電源電圧供給ラインに接続され、一方の第２端と他方の制御端、及び一方の制御端と他方の第２端が互いに接続された第１導電型の第１トランジスタ及び第２トランジスタと、前記第１トランジスタの第２端と前記第２トランジスタの制御端とを接続するノードである第１ノードと、前記基準電圧を供給する基準電圧供給ラインと、の間に互いに直列に接続され、制御端に前記第１入力信号を受ける第２導電型の第３トランジスタ、及び制御端に前記第２入力信号を受ける第２導電型の第４トランジスタと、前記第２トランジスタの第２端と前記第１トランジスタの制御端とを接続するノードである第２ノードと、前記基準電圧供給ラインと、の間に互いに並列に接続され、制御端に前記第１入力信号の論理レベルを反転した反転第１入力信号を受ける第２導電型の第５トランジスタ、及び制御端に前記第２入力信号の論理レベルを反転した反転第２入力信号を受ける第２導電型の第６トランジスタと、を有し、前記第２ノードから前記出力信号を出力することを特徴とする。
【０００８】
また、本発明に係るデータドライバは、複数本のデータライン及び複数本のゲートラインと、前記複数本のデータラインと前記複数本のゲートラインとの交差部の各々にマトリクス状に設けられた複数個の画素部と、を有する表示パネルに接続され、画素データ片の系列からなる映像データ信号に基づいて前記複数本のデータラインに駆動信号を出力する複数の出力チャネルを有するデータドライバであって、前記画素データ片の系列を取り込んで順次出力するデータラッチと、前記データラッチから出力された前記画素データ片の信号レベルを変化させるレベルシフトを行うレベルシフタと、前記レベルシフタによってレベルシフトされた前記画素データ片に基づいて前記駆動信号を出力する出力部と、を含み、前記データラッチから出力された前記画素データ片は、各々の信号レベルが第１の論理レベルを表す第１電圧の電圧レベルと第２の論理レベルを表す基準電圧とで変化する第１入力信号及び第２入力信号から構成され、前記レベルシフタは、前記第１入力信号及び前記第２入力信号を受け、信号レベルが前記第１入力信号及び前記第２入力信号の各々の論理レベルの組み合わせに応じた論理レベルに変化し且つ第１の論理レベルを表す電圧レベルが前記第１電圧とは異なる電圧で会って前記基準電圧との電圧差が前記第１電圧と前記基準電圧との電圧差よりも大きい第２電圧の電圧レベルである出力信号を生成する論理レベルシフタ回路を備え、前記論理レベルシフタ回路は、各々の第１端が前記第２電圧を供給する電源電圧供給ラインに接続され、一方の第２端と他方の制御端、及び一方の制御端と他方の第２端が互いに接続された第１導電型の第１トランジスタ及び第２トランジスタと、前記第１トランジスタの第２端と前記第２トランジスタの制御端とを接続するノードである第１ノードと、前記基準電圧を供給する基準電圧供給ラインと、の間に互いに直列に接続され、制御端に前記第１入力信号を受ける第２導電型の第３トランジスタ、及び制御端に前記第２入力信号を受ける第２導電型の第４トランジスタと、前記第２トランジスタの第２端と前記第１トランジスタの制御端とを接続するノードである第２ノードと、前記基準電圧供給ラインと、の間に互いに並列に接続され、制御端に前記第１入力信号の論理レベルを反転した反転第１入力信号を受ける第２導電型の第５トランジスタ、及び制御端に前記第２入力信号の論理レベルを反転した反転第２入力信号を受ける第２導電型の第６トランジスタと、を有し、前記第２ノードから前記出力信号を出力する、ことを特徴とする。
【発明の効果】
【０００９】
本発明に係る半導体装置によれば、論理レベルシフタ回路における高耐圧素子の部品点数を抑えることが可能となる。
【図面の簡単な説明】
【００１０】
本発明の実施例に係る表示装置の構成を示すブロック図である。
本発明の実施例に係るデータドライバの構成を示すブロック図である。
実施例１の論理レベルシフタ回路の最小構成例を示す図である。
図３の論理レベルシフタ回路の入出力信号の信号レベルを示す図である。
図３の入出力信号の信号レベルの組み合わせを示す入出力表である。
実用的な論理レベルシフタ回路の構成例を示す図である。
図３の論理レベルシフタ回路を組み合わせた４出力の論理レベルシフタ回路の構成例を示す図である。
図７の論理レベルシフタ回路の入出力表を示すテーブルである。
実施例１の論理レベルシフタ回路の構成の変形例を示す図である。
図９の論理レベルシフタ回路の入出力表を示すテーブルである。
実施例２の論理レベルシフタ回路の構成例を示す図である。
実施例２の論理レベルシフタ回路の入出力信号の信号レベルを示す図である。
図１１の論理レベルシフタ回路の入出力表を示すテーブルである。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許