特許ウォッチ

公開番号2025071355
公報種別公開特許公報(A)
公開日2025-05-02
出願番号2025029909,2021086773
出願日2025-02-27,2021-05-24
発明の名称半導体素子
出願人国立大学法人福井大学
代理人個人
主分類H01L 21/66 20060101AFI20250424BHJP(基本的電気素子)
要約【課題】半導体素子における電極と半導体との界面における電界分布を精度良く評価しやすくすること。
【解決手段】評価方法は、電界印加ステップと、第1走査ステップと、第1評価ステップと、を含む。電界印加ステップでは、半導体素子2における電極4(ショットキー電極41)と半導体3との界面5に対して、フランツ・ケルディッシュ効果が発現し得る電界を印加する。第1走査ステップでは、電界を印加した状態において、界面5に対して、半導体3のバンドギャップよりも小さいエネルギーを有しかつ電極4の径よりも小さいビーム径を有する所定の光L1を照射しながら、界面5を少なくとも1次元的に走査する。第1評価ステップでは、第1走査ステップを行いながら、半導体素子2を流れる光電流を計測することにより、界面5における電界分布を評価する。
【選択図】図3
特許請求の範囲【請求項１】
半導体素子における電極と半導体との界面に対して、フランツ・ケルディッシュ効果が発現し得る電界を印加する電界印加ステップと、
前記電界を印加した状態において、前記界面に対して、前記半導体のバンドギャップよりも小さいエネルギーを有しかつ前記電極の径よりも小さいビーム径を有する所定の光を照射しながら、前記界面を少なくとも１次元的に走査する第１走査ステップと、
前記第１走査ステップを行いながら、前記半導体素子を流れる光電流を計測することにより、前記界面における電界分布を評価する第１評価ステップと、を含む、
評価方法。
続きを表示（約 1,200 文字）【請求項２】
前記第１走査ステップでは、前記界面を２次元的に走査する、
請求項１に記載の評価方法。
【請求項３】
前記所定の光は、可視光よりも波長の短い光である、
請求項１又は２に記載の評価方法。
【請求項４】
前記電界を印加しない状態において前記界面に対して可視光を照射することで、前記界面を少なくとも１次元的に走査する第２走査ステップと、
前記第２走査ステップを行いながら、前記半導体素子を流れる光電流を計測することにより、前記界面における不均一を評価する第２評価ステップと、
前記第１評価ステップによる評価と、前記第２評価ステップによる評価と、に基づいて前記界面における不均一と電界分布とを関係づけて評価する第３評価ステップと、を更に含む、
請求項１～３のいずれか１項に記載の評価方法。
【請求項５】
前記第１走査ステップは、前記電界印加ステップによる前記電界の印加を、少なくとも１時間以上である所定時間継続した後に、又は継続しながら実行される、
請求項１～４のいずれか１項に記載の評価方法。
【請求項６】
前記半導体素子は、ショットキーダイオードである、
請求項１～５のいずれか１項に記載の評価方法。
【請求項７】
半導体素子における電極と半導体との界面に対して、フランツ・ケルディッシュ効果が発現し得る電界を印加する電界印加部と、
前記電界を印加した状態において、前記界面に対して、前記半導体のバンドギャップよりも小さいエネルギーを有しかつ前記電極の径よりも小さいビーム径を有する所定の光を照射しながら、前記界面を少なくとも１次元的に走査する走査部と、
前記走査部による走査を行いながら、前記半導体素子を流れる光電流を計測することにより、前記界面における電界分布を評価する評価部と、を備える、
評価システム。
【請求項８】
半導体に電極を設けることで半導体素子を製造する半導体素子の製造方法であって、
請求項１～６のいずれか１項に記載の評価方法による評価に基づき、前記界面において所定以上の大きさの電界強度を示す箇所に、電界の集中を緩和する緩和部を設ける工程を有する、
半導体素子の製造方法。
【請求項９】
前記工程では、前記緩和部として、前記電極の側面から突出し、かつ、前記半導体の前記電極が設けられた一面に向かうにつれて突出長さが長くなる裾部を設ける、
請求項８に記載の半導体素子の製造方法。
【請求項１０】
前記半導体素子は、ショットキーダイオードである、
請求項８又は９に記載の半導体素子の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、評価方法、評価システム、半導体素子の製造方法、及び半導体素子に関し、特に半導体素子における電極と半導体との界面を評価する技術に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
特許文献１には、界面顕微光応答法による半導体結晶成長層の界面を評価する方法が開示されている。界面顕微光応答法は、金属／半導体の界面、及び半導体／半導体の界面を非破壊で評価する方法である。界面顕微光応答法は、例えば半導体の表面に金属（ショットキー電極）を形成した試料において、金属（ショットキー電極）と半導体との界面にバンドギャップ以下のレーザ光を半導体側から照射すると、内部光電子放出効果によって金属（ショットキー電極）と半導体の裏面の電極（オーミック電極）との間に光電流が発生するという現象を利用した方法である。
【先行技術文献】
【特許文献】
【０００３】
特開２０１８－１８８６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、半導体素子における電極と半導体との界面における電界分布を精度良く評価しやすい評価方法等を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の一形態に係る評価方法は、電界印加ステップと、第１走査ステップと、第１評価ステップと、を含む。前記電界印加ステップでは、半導体素子における電極と半導体との界面に対して、フランツ・ケルディッシュ効果が発現し得る電界を印加する。前記第１走査ステップでは、前記電界を印加した状態において、前記界面に対して、前記半導体のバンドギャップよりも小さいエネルギーを有しかつ前記電極の径よりも小さいビーム径を有する所定の光を照射しながら、前記界面を少なくとも１次元的に走査する。前記第１評価ステップでは、前記第１走査ステップを行いながら、前記半導体素子を流れる光電流を計測することにより、前記界面における電界分布を評価する。
【０００６】
また、上記目的を達成するために、本発明の一形態に係る評価システムは、電界印加部と、走査部と、評価部と、を備える。前記電界印加部は、半導体素子における電極と半導体との界面に対して、フランツ・ケルディッシュ効果が発現し得る電界を印加する。前記走査部は、前記電界を印加した状態において、前記界面に対して、前記半導体のバンドギャップよりも小さいエネルギーを有しかつ前記電極の径よりも小さいビーム径を有する所定の光を照射しながら、前記界面を少なくとも１次元的に走査する。前記評価部は、前記走査部による走査を行いながら、前記半導体素子を流れる光電流を計測することにより、前記界面における電界分布を評価する。
【０００７】
また、上記目的を達成するために、本発明の一形態に係る半導体素子の製造方法は、半導体に電極を設けることで半導体素子を製造する半導体素子の製造方法であって、前記評価方法による評価に基づき、前記界面において所定以上の大きさの電界強度を示す箇所に、電界の集中を緩和する緩和部を設ける工程を有する。
【０００８】
また、上記目的を達成するために、本発明の一形態に係る半導体素子は、半導体と、前記半導体の一面に設けられた電極と、を備える。前記電極は、前記電極の側面から突出し、かつ、前記半導体の前記一面に接しており、電界の集中を緩和する緩和部を有する。
【発明の効果】
【０００９】
本発明により、半導体素子における電極と半導体との界面における電界分布を精度良く評価しやすい評価方法等が提供される。
【図面の簡単な説明】
【００１０】
図１は、高電圧印加時における電極と半導体との界面の電界分布の説明図である。
図２は、実施の形態に係る評価システムの構成を示すブロック図である。
図３は、実施の形態に係る評価システムを含む全体構成を示す概要図である。
図４は、フランツ・ケルディッシュ効果の説明図である。
図５は、電極と半導体との界面に赤色光を照射した場合の光電流像を示す図である。
図６は、電極と半導体との界面に赤色光を照射した場合のラインプロファイルを示す図である。
図７は、電極と半導体との界面に紫色光を照射した場合の光電流像を示す図である。
図８は、電極と半導体との界面に紫色光を照射した場合のラインプロファイルを示す図である。
図９は、実施の形態に係る評価システムの動作例を示すフローチャートである。
図１０は、実施の形態に係る評価システムの他の動作例を示すフローチャートである。
図１１は、実施の形態に係る半導体素子の製造方法の一例を示すフローチャートである。
図１２は、実施の形態に係る半導体素子の要部を示す断面図である。
図１３は、緩和部を設けた電極と半導体との界面に紫色光を照射した場合の光電流像を示す図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許