特許ウォッチ

公開番号2025115361
公報種別公開特許公報(A)
公開日2025-08-06
出願番号2024197099
出願日2024-11-12
発明の名称メモリ装置及びその製造方法
出願人エスケーハイニックス株式会社,SK hynix Inc.
代理人弁理士法人三枝国際特許事務所
主分類H10B 43/50 20230101AFI20250730BHJP()
要約【課題】メモリ装置において積層体の構造的安定性を確保する。
【解決手段】本発明の実施例によるメモリ装置100は、セル領域CRと、セル領域CRから第1方向Xに延び、第1方向Xに交差する第2方向Yに沿って配列された階段構造を含むコンタクト領域CTRと、コンタクト領域CTRをセル領域CRに接続された第1コンタクト領域GCTR及びセル領域CRと分離された第2コンタクト領域PCTRに分離させる支持パターンSPと、を含むことができる。支持パターンSPはそれぞれ第1方向Xに延び、第2コンタクト領域PCTRの両側に接するサブ支持パターンSSP1～SSP4を含むことができる。サブ支持パターンSSP1～SSP4の何れか1つは階段構造の少なくとも一部に重畳し、第2コンタクト領域PCTRは階段構造に重畳しないことができる。
【選択図】図4b
特許請求の範囲【請求項１】
セル領域と、
上記セル領域から第１方向に延び、上記第１方向に交差する第２方向に沿って配列された階段構造を含むコンタクト領域と、
上記コンタクト領域を上記セル領域に接続された第１コンタクト領域及び上記セル領域と分離された第２コンタクト領域に分離させる支持パターンと、を含み、
上記支持パターンはそれぞれ上記第１方向に延び、上記第２コンタクト領域の両側に接するサブ支持パターンを含み、
上記サブ支持パターンの何れか１つは上記階段構造の少なくとも一部に重畳し、
上記第２コンタクト領域は上記階段構造に重畳しない、メモリ装置。
続きを表示（約 800 文字）【請求項２】
上記コンタクト領域は上記第１方向に沿って配列された階段構造をさらに含む、請求項１に記載のメモリ装置。
【請求項３】
上記セル領域及び上記第１コンタクト領域は、
導電膜と層間絶縁膜が交互に積層されたゲート積層体と、
上記ゲート積層体の下部に配置されたソース構造と、を含む、請求項１に記載のメモリ装置。
【請求項４】
上記セル領域において上記ゲート積層体を貫通して上記ソース構造に接するセルプラグをさらに含む、請求項３に記載のメモリ装置。
【請求項５】
上記第１コンタクト領域において上記導電膜の少なくとも１つに接続される第１コンタクトをさらに含む、請求項３に記載のメモリ装置。
【請求項６】
上記第２コンタクト領域は、
犠牲膜と層間絶縁膜が交互に積層されたダミー積層体と、
上記ダミー積層体の下部に配置された絶縁パターンと、
上記絶縁パターンの下部に配置された周辺回路構造と、を含む、請求項１に記載のメモリ装置。
【請求項７】
上記ダミー積層体及び上記絶縁パターンを貫通して上記周辺回路構造に接続される第２コンタクトをさらに含む、請求項６に記載のメモリ装置。
【請求項８】
上記第１コンタクト領域は上記階段構造の他の一部に重畳する、請求項１に記載のメモリ装置。
【請求項９】
上記第１コンタクト領域は、
上記支持パターンを挟んで上記第２コンタクト領域の上記第２方向及び上記第２方向の反対方向に位置する、請求項１に記載のメモリ装置。
【請求項１０】
上記第１コンタクト領域に含まれた導電膜の少なくとも一部の導電膜の上記第２方向の幅は互いに異なる、請求項１に記載のメモリ装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明はメモリ装置及びその製造方法に関し、より具体的には３次元構造のメモリブロックを含むメモリ装置及びその製造方法に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
メモリ装置は電源の供給が遮断されても保存されているデータがそのまま保持される不揮発性メモリ装置を含むことができる。不揮発性メモリ装置はメモリセルの配列構造によって２次元構造または３次元構造に分けられる。２次元構造を有する不揮発性メモリ装置のメモリセルは基板上に単層に配列されることができ、３次元構造を有する不揮発性メモリ装置のメモリセルは基板上に垂直方向に積層されることができる。３次元構造を有する不揮発性メモリ装置の集積度が２次元構造を有する不揮発性メモリ装置の集積度より高いため、近年では３次元構造を有する不揮発性メモリ装置を使用する電子装置が増加している。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の実施例は積層体の構造的安定性を確保することができるメモリ装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００４】
本発明の実施例によるメモリ装置は、セル領域と、上記セル領域から第１方向に延び、上記第１方向に交差する第２方向に沿って配列された階段構造を含むコンタクト領域と、上記コンタクト領域を上記セル領域に接続された第１コンタクト領域及び上記セル領域と分離された第２コンタクト領域に分離させる支持パターンと、を含むことができる。上記支持パターンはそれぞれ上記第１方向に延び、上記第２コンタクト領域の両側に接するサブ支持パターンを含むことができる。上記サブ支持パターンの何れか１つは上記階段構造の少なくとも一部に重畳し、上記第２コンタクト領域は上記階段構造に重畳しないことができる。
【０００５】
本発明の実施例によるメモリ装置の製造方法は、第１及び第２物質膜を含む予備積層体を形成する段階と、上記予備積層体のセル領域にセルプラグを形成する段階と、上記セル領域から第１方向に延びるコンタクト領域に、上記第１方向に交差する第２方向に沿って配列される階段構造を形成する段階と、上記コンタクト領域を貫通し、それぞれ上記第１方向に延びるサブ支持パターンを含む支持パターンを形成して、上記コンタクト領域を第１コンタクト領域及び上記支持パターンによって囲まれた第２コンタクト領域に分離する段階と、含むことができる。上記支持パターンを形成する段階において、上記サブ支持パターンの何れか１つは上記階段構造の少なくとも一部に重畳し、上記第２コンタクト領域は上記階段構造に重畳しないように形成されることができる。
【発明の効果】
【０００６】
本技術はコンタクト領域における積層体の階段構造と支持パターンの位置を調整することにより、積層体の安定性を確保することができる。
【図面の簡単な説明】
【０００７】
本発明の実施例によるメモリ装置を説明するための図である。
本発明の実施例によるメモリ装置を概略的に説明するための図である。
本発明の実施例によるセル領域及びコンタクト領域を説明するための図である。
本発明の実施例によるセル領域及びコンタクト領域を説明するための図である。
本発明の実施例によるセル領域及びコンタクト領域を説明するための図である。
本発明の第１実施例による階段構造に重畳する支持パターンを説明するための図である。
本発明の第１実施例による階段構造に重畳する支持パターンを説明するための図である。
本発明の第２実施例による階段構造に重畳する支持パターンを説明するための図である。
本発明の第２実施例による階段構造に重畳する支持パターンを説明するための図である。
本発明の実施例によるメモリ装置の製造方法を説明するための図である。
本発明の実施例によるメモリ装置の製造方法を説明するための図である。
本発明の実施例によるメモリ装置の製造方法を説明するための図である。
本発明の実施例によるメモリ装置の製造方法を説明するための図である。
本発明の実施例によるメモリ装置の製造方法を説明するための図である。
本発明のメモリ装置が適用されたメモリカードシステムを説明するための図である。
本発明のメモリ装置が適用されたＳＳＤ（ＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ）システムを説明するための図である。
【発明を実施するための形態】
【０００８】
本明細書または出願に開示されている本発明の概念による実施例に対する特定の構造的乃至機能的説明は本発明の概念による実施例を説明する目的でのみ例示されており、本発明の概念による実施例は様々な形態で実施されてもよく、本明細書または出願に説明された実施例に限定されると解釈されてはならない。
【０００９】
以下において、本発明が属する技術分野において通常の知識を有する者が本発明の技術的思想を実施することができる程度に詳細に説明するために、本発明の実施例を添付の図面を参照して説明する。
【００１０】
図１は本発明の実施例によるメモリ装置を説明するための図である。
（【００１１】以降は省略されています）

関連特許