特許ウォッチ

公開番号2025118933
公報種別公開特許公報(A)
公開日2025-08-13
出願番号2025083310,2023556565
出願日2025-05-19,2021-08-31
発明の名称半導体デバイスおよび半導体デバイスを製造する方法
出願人長江存儲科技有限責任公司,Yangtze Memory Technologies Co.,Ltd.
代理人個人
主分類H10B 99/00 20230101AFI20250805BHJP()
要約【課題】本開示の態様は、半導体デバイス及び半導体デバイスを製造する方法を提供する。
【解決手段】半導体デバイスは、第1のダイを備え、第1のダイは、第1のダイの表面に形成される第1のコンタクト構造を備える。半導体デバイスは、第1のダイの裏面に配置された第1の半導体構造及び第1のパッド構造を備える。第1の半導体構造は、第1のダイの裏面から第1のコンタクト構造と導電接続され、第1のパッド構造は、第1の半導体構造と導電結合される。第1のコンタクト構造の端部は、第1のパッド構造に接続することなく第1の半導体構造内に突出する。第1のダイと第2のダイとは向かい合わせに接合することができる。
【選択図】図1
特許請求の範囲【請求項１】
半導体デバイスであって、
第１のダイであって、前記第１のダイの表面に形成される第１のコンタクト構造を備える、第１のダイと、
前記第１のダイの裏面に配置され、前記第１のダイの前記裏面から前記第１のコンタクト構造と導電接続される第１の半導体構造と、
前記第１のダイの前記裏面に配置され、前記第１の半導体構造と導電結合された第１のパッド構造と、
を備える、半導体デバイス。
続きを表示（約 1,100 文字）【請求項２】
前記第１のコンタクト構造の端部は、前記第１のパッド構造に接続することなく前記第１の半導体構造内に突出する、請求項１に記載の半導体デバイス。
【請求項３】
前記第１のダイの裏面に配置され、前記第１のダイの前記裏面から第２のコンタクト構造と導電接続される第２の半導体構造と、
前記第１のダイの前記裏面に配置され、前記第２の半導体構造と導電結合された第２のパッド構造と、
前記第１のパッド構造と前記第２のパッド構造との間に配置され、前記第１のパッド構造を前記第２のパッド構造から電気的に絶縁している第１の絶縁構造と、を更に備える、請求項１に記載の半導体デバイス。
【請求項４】
前記第１の半導体構造と前記第２の半導体構造との間に配置され、前記第１の半導体構造を前記第２の半導体構造から電気的に絶縁している第２の絶縁構造を更に備える、請求項３に記載の半導体デバイス。
【請求項５】
前記第１の半導体構造はドープされた半導体材料を含み、前記第１のパッド構造は金属材料を含む、請求項１に記載の半導体デバイス。
【請求項６】
前記ドープされた半導体材料はポリシリコンである、請求項５に記載の半導体デバイス。
【請求項７】
前記第１のダイは、垂直メモリセルストリングを含むコア領域と、前記垂直メモリセルストリング内のメモリセルのゲートに接続するための階段領域と、前記第１のコンタクト構造を含むコンタクト領域と、を含み、前記コア領域、前記階段領域、及び前記コンタクト領域は、前記第１のダイの前記裏面に配置された絶縁層のそれぞれの絶縁構造によって電気的に絶縁されている、請求項１に記載の半導体デバイス。
【請求項８】
パッド構造であって、前記第１のダイの前記裏面に配置され、前記パッド構造と前記垂直メモリセルストリングとの間に配置されている半導体構造を介して前記コア領域内の前記垂直メモリセルストリングと導電接続されたパッド構造を更に備える、請求項７に記載の半導体デバイス。
【請求項９】
第２のダイであって、前記第２のダイの表面に前記垂直メモリセルストリング用の周辺回路を備え、前記第１のダイと前記第２のダイとは向かい合わせに接合されている、第２のダイを更に備える、請求項７に記載の半導体デバイス。
【請求項１０】
前記第１のダイ上の前記第１のコンタクト構造は、接合構造を介して前記第２のダイ上の入力／出力回路に電気的に結合される、請求項９に記載の半導体デバイス。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本出願は、半導体デバイスに一般的に関連する実施形態を説明する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
一般に、半導体デバイス（例えば、半導体チップ）は、シグナリングパッド構造、及び電力／グランド（Ｐ／Ｇ）パッド構造などの様々な入出力（Ｉ／Ｏ）パッド構造を介して外界と通信する。いくつかの例では、半導体チップは、基板の上の回路の上に形成された複数の金属層を含むことができる。金属層のうちの１つ以上は、基板の上方の回路と導電結合されるパッド構造を形成するために使用される。パッド構造は、パッド構造を電源、グランド、他の半導体チップ、プリント回路基板（ＰＣＢ）上の金属線などの外部構成要素と導電結合することができるボンディングワイヤの取り付けを容易にするように形成することができる。
【発明の概要】
【０００３】
本開示の態様は、半導体デバイスを提供する。半導体デバイスは、第１のダイを備え、第１のダイは、第１のダイの表面に形成される第１のコンタクト構造を備える。半導体デバイスは、第１のダイの裏面に配置され、第１のダイの裏面から第１のコンタクト構造と導電接続される第１の半導体構造を備える。半導体デバイスは、第１のダイの裏面に配置され、第１の半導体構造と導電結合される第１のパッド構造を更に備える。
【０００４】
一実施形態では、第１のコンタクト構造の端部は、第１のパッド構造に接続することなく第１の半導体構造内に突出する。
【０００５】
一実施形態では、半導体デバイスは、第１のダイの裏面に配置された第２の半導体構造を備える。第２の半導体構造は、第１のダイの裏面から第２のコンタクト構造と導電接続される。半導体デバイス内の第２のパッド構造は、第１のダイの裏面に配置され、第２の半導体構造と導電結合される。半導体デバイスは、第１のパッド構造と第２のパッド構造との間に配置され、第１のパッド構造を第２のパッド構造から電気的に絶縁する第１の絶縁構造を更に備える。
【０００６】
一例では、半導体デバイスは、第１の半導体構造と第２の半導体構造との間に配置され、第１の半導体構造を第２の半導体構造から電気的に絶縁している第２の絶縁構造を更に備える。
【０００７】
一実施形態では、第１の半導体構造はドープされた半導体材料を含み、第１のパッド構造は金属材料を含む。一例では、ドープされた半導体材料はポリシリコンである。
【０００８】
一実施形態では、第１のダイは、垂直メモリセルストリングを含むコア領域と、垂直メモリセルストリング内のメモリセルのゲートに接続するための階段領域と、第１のコンタクト構造を含むコンタクト領域とを含む。コア領域、階段領域、及びコンタクト領域は、第１のダイの裏面に配置された絶縁層のそれぞれの絶縁構造によって電気的に絶縁される。
【０００９】
一例では、パッド構造は、第１のダイの裏面に配置され、パッド構造と垂直メモリセルストリングとの間に配置されている半導体構造を介してコア領域内の垂直メモリセルストリングと導電接続されている。
【００１０】
一例では、半導体デバイスは、第２のダイの表面に垂直メモリセルストリング用の周辺回路を備える第２のダイを更に備える。第１のダイと第２のダイとは向かい合わせに接合される。
（【００１１】以降は省略されています）

関連特許