特許ウォッチ

公開番号2025121503
公報種別公開特許公報(A)
公開日2025-08-20
出願番号2024016925
出願日2024-02-07
発明の名称撮像装置及び撮像装置の駆動方法
出願人キヤノン株式会社
代理人個人,個人,個人,個人
主分類H04N 25/70 20230101AFI20250813BHJP(電気通信技術)
要約【課題】高速動作が可能な撮像装置を提供すること。
【解決手段】第1モードにおいて、アナログデジタル変換部は、第1出力線及び第2出力線からの画素信号をアナログデジタル変換して第1画素データ及び第2画素データをそれぞれ生成し、第1メモリは、前記第1画素データを格納し、第2メモリは、前記第2画素データを格納し、走査回路は、前記第1メモリから前記第1画素データを出力させ、前記第2メモリから前記第2画素データを出力させる。第2モードにおいて、前記アナログデジタル変換部は、前記第1出力線及び第2出力線からの画素信号をアナログデジタル変換して第3画素データ及び第4画素データをそれぞれ生成し、前記第1メモリは、前記第3画素データ及び前記第4画素データを格納し、前記走査回路は、前記第1メモリから前記第3画素データ及び前記第4画素データを出力させる。
【選択図】図4
特許請求の範囲【請求項１】
各々が画素信号を出力する複数の画素と、
対応する画素が各々に接続された第１出力線及び第２出力線と、
前記画素信号をアナログデジタル変換して画素データを生成するアナログデジタル変換部と、
前記画素データを各々が保持する第１メモリ及び第２メモリと、
前記第１メモリ及び前記第２メモリから前記画素データを出力させる走査を行う走査回路と
を有し、
第１モードにおいて、
前記アナログデジタル変換部は、前記第１出力線からの画素信号をアナログデジタル変換して第１画素データを生成し、前記第２出力線からの画素信号をアナログデジタル変換して第２画素データを生成し、
前記第１メモリは、前記第１画素データを格納し、
前記第２メモリは、前記第２画素データを格納し、
前記走査回路は、前記第１メモリから前記第１画素データを出力させ、前記第２メモリから前記第２画素データを出力させ、
第２モードにおいて、
前記アナログデジタル変換部は、前記第１出力線からの画素信号をアナログデジタル変換して第３画素データを生成し、前記第２出力線からの画素信号をアナログデジタル変換して第４画素データを生成し、
前記第１メモリは、前記第３画素データ及び前記第４画素データを格納し、
前記走査回路は、前記第１メモリから前記第３画素データ及び前記第４画素データを出力させる
ことを特徴とする撮像装置。
続きを表示（約 1,500 文字）【請求項２】
前記第１メモリはｋビット（ｋは２以上の整数）の記憶容量を有し、
前記第１画素データ及び前記第２画素データはｍビット（ｍは２以上、ｋ以下の整数）のデジタルデータであり、
前記第３画素データ及び前記第４画素データはｎビット（ｎは１以上、ｍ／２以下の整数）のデジタルデータである
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第１メモリは、ｉビット（ｉは２以上の整数）の記憶容量を有する第１メモリ領域と、ｊビット（ｊは２以上の整数）の記憶容量を有する第２メモリ領域と、を有し、
前記第１画素データは、光電変換により生じた電荷に基づいて生成された第１光データとリセット状態の画素から出力された信号に基づいて生成された第１ノイズデータとを含み、
前記第３画素データは、光電変換により生じた電荷に基づいて生成された第３光データを含み、
前記第４画素データは、光電変換により生じた電荷に基づいて生成された第４光データを含み、
前記第１モードにおいて、第１メモリ領域はｐビット（ｐは２以上、ｉ以下の整数）の前記第１光データを格納し、第２メモリ領域はｑビット（ｑは１以上、ｊ以下の整数）の前記第１ノイズデータを格納し、
前記第２モードにおいて、第１メモリ領域及び第２メモリ領域はｒビット（ｒは１以上、ｐ／２以下、ｑ以下の整数）の前記第３光データ及び前記第４光データを格納する
ことを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記第２モードにおいて、前記第２メモリは、固定値のダミーデータを格納する
ことを特徴とする請求項１に記載の撮像装置。
【請求項５】
前記第３画素データ及び前記第４画素データの各々は１ビットのデジタルデータである
ことを特徴とする請求項１に記載の撮像装置。
【請求項６】
前記アナログデジタル変換部は、比較器とカウンタとを含み、
前記比較器は、前記第１出力線又は前記第２出力線の電位と参照信号の電位とを比較し、
前記カウンタは、前記比較器の出力信号が変化した時間に応じた信号を前記第１メモリ又は前記第２メモリに出力する
ことを特徴とする請求項１に記載の撮像装置。
【請求項７】
前記アナログデジタル変換部は、パイプライン型のアナログデジタル変換回路を含む
ことを特徴とする請求項１に記載の撮像装置。
【請求項８】
前記複数の画素は、複数の列をなすように配されており、
前記第１出力線は、前記複数の列のうちの１つの列の画素に接続されており、
前記第２出力線は、前記複数の列のうちの他の１つの列の画素に接続されている
ことを特徴とする請求項１に記載の撮像装置。
【請求項９】
前記アナログデジタル変換部は、各々がアナログデジタル変換の機能を有する複数の処理回路を有し、
前記複数の処理回路は、前記複数の列にそれぞれ対応するように配されている
ことを特徴とする請求項８に記載の撮像装置。
【請求項１０】
前記アナログデジタル変換部は、各々がアナログデジタル変換の機能を有する複数の処理回路を有し、
前記複数の処理回路のうちの１つが、前記複数の列のうちの２以上に対応するように配されている
ことを特徴とする請求項８に記載の撮像装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、撮像装置及び撮像装置の駆動方法に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
特許文献１には、フレーム読出速度及び階調の細かさを、用途又は状況に応じて適切に選択することができる撮像装置が提案されている。この撮像装置は、入射光量をアナログ電気信号に変換する複数の画素と、画素からのアナログ信号をデジタル信号に変換するアナログデジタル変換回路（ＡＤＣ）と、ＡＤＣによる変換後のデジタル信号を出力線へ出力させる出力制御回路とを備えている。ＡＤＣは、変換後のデジタル信号のビット数を少なくとも２つの所定ビット数の間で切り替え可能に構成されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００５－３３３３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のように出力するデジタル信号のビット数を切り替え可能な撮像装置において、更なる動作の高速化が求められる場合がある。
【０００５】
本発明は、高速動作が可能な撮像装置及び撮像装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本明細書の一開示によれば、各々が画素信号を出力する複数の画素と、対応する画素が各々に接続された第１出力線及び第２出力線と、前記画素信号をアナログデジタル変換して画素データを生成するアナログデジタル変換部と、前記画素データを各々が保持する第１メモリ及び第２メモリと、前記第１メモリ及び前記第２メモリから前記画素データを出力させる走査を行う走査回路とを有し、第１モードにおいて、前記アナログデジタル変換部は、前記第１出力線からの画素信号をアナログデジタル変換して第１画素データを生成し、前記第２出力線からの画素信号をアナログデジタル変換して第２画素データを生成し、前記第１メモリは、前記第１画素データを格納し、前記第２メモリは、前記第２画素データを格納し、前記走査回路は、前記第１メモリから前記第１画素データを出力させ、前記第２メモリから前記第２画素データを出力させ、第２モードにおいて、前記アナログデジタル変換部は、前記第１出力線からの画素信号をアナログデジタル変換して第３画素データを生成し、前記第２出力線からの画素信号をアナログデジタル変換して第４画素データを生成し、前記第１メモリは、前記第３画素データ及び前記第４画素データを格納し、前記走査回路は、前記第１メモリから前記第３画素データ及び前記第４画素データを出力させることを特徴とする撮像装置が提供される。
【０００７】
本明細書の一開示によれば、各々が画素信号を出力する複数の画素と、対応する画素が各々に接続された第１出力線及び第２出力線と、前記画素信号をアナログデジタル変換することにより生成された画素データを各々が保持する第１メモリ及び第２メモリと、を有する撮像装置の駆動方法であって、第１モードにおいて、前記第１出力線からの画素信号をアナログデジタル変換して第１画素データを生成して前記第１メモリに格納し、前記第２出力線からの画素信号をアナログデジタル変換して第２画素データを生成して前記第２メモリに格納するステップと、前記第１メモリから前記第１画素データを出力し、前記第２メモリから前記第２画素データを出力するステップと、を有し、第２モードにおいて、前記第１出力線からの画素信号をアナログデジタル変換して第３画素データを生成して前記第１メモリに格納し、前記第２出力線からの画素信号をアナログデジタル変換して第４画素データを生成して前記第１メモリに格納するステップと、前記第１メモリから前記第３画素データ及び前記第４画素データを出力するステップと、を有することを特徴とする撮像装置の駆動方法が提供される。
【発明の効果】
【０００８】
本発明によれば、高速動作が可能な撮像装置及び撮像装置の駆動方法が提供される。
【図面の簡単な説明】
【０００９】
第１実施形態に係る撮像装置の全体構成を模式的に示すブロック図である。
第１実施形態に係る撮像装置の動作の一例を示すタイミングチャートである。
第１実施形態に係る信号処理回路の等価回路の一例を示す回路図である。
第１実施形態に係るＳメモリ群への画素データの格納例を示す模式図である。
第１実施形態に係る撮像装置の動作の一例を示すタイミングチャートである。
第１実施形態に係るＳメモリ群の書き込み部の構成例を示す回路図である。
第１実施形態に係るＳメモリ群の読み出し部の構成例を示す回路図である。
第１実施形態に係るＳメモリ群の読み出し部の動作の一例を示すタイミングチャートである。
第２実施形態に係る撮像装置の全体構成を模式的に示すブロック図である。
第２実施形態に係る信号処理回路の等価回路の一例を示す回路図である。
第２実施形態に係るＳメモリ群への画素データの格納例を示す模式図である。
第２実施形態に係る撮像装置の動作の一例を示すタイミングチャートである。
第３実施形態に係るＳメモリ群及びＮメモリ群への画素データの格納例を示す模式図である。
第３実施形態に係る撮像装置の動作の一例を示すタイミングチャートである。
第４実施形態に係る撮像装置の全体構成を模式的に示すブロック図である。
第５実施形態に係る撮像装置の全体構成を模式的に示すブロック図である。
第６実施形態に係る撮像装置の全体構成を模式的に示すブロック図である。
第７実施形態に係る機器の概略構成を示すブロック図である。
第８実施形態に係る機器の概略構成を示すブロック図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ、本発明の実施形態を説明する。複数の図面にわたって同一の要素又は対応する要素には共通の符号が付されており、その説明は省略又は簡略化されることがある。
（【００１１】以降は省略されています）

関連特許