特許ウォッチ

公開番号2025124420
公報種別公開特許公報(A)
公開日2025-08-26
出願番号2024020469
出願日2024-02-14
発明の名称半導体装置および半導体装置の製造方法
出願人ローム株式会社
代理人個人,個人,個人,個人
主分類H01L 21/76 20060101AFI20250819BHJP(基本的電気素子)
要約【課題】小型化、高耐圧化両立可能な半導体装置、製造方法を提供する。
【解決手段】半導体装置において、デバイス領域10は、埋め込み領域BR、埋め込み領域BR上に位置する素子領域ER、平面視にて素子領域ERを囲うトレンチ20を含む半導体基板1と、トレンチ20の表面20aを覆う絶縁部30と、トレンチ20内に位置し、平面視にて絶縁部30に囲われる導電部40と、を備え、トレンチ20は、厚さ方向において埋め込み領域BRより上方に位置する第1開口領域21と、厚さ方向において第1開口領域21および素子領域ERより下方、かつ、平面方向にて埋め込み領域BRに隣り合う第2開口領域22と、を含み、絶縁部30は、第1開口領域21内に位置する第1部分と、第2開口領域22内に位置する第2部分とを含み、平面方向における第2部分の厚さT2は、平面方向における第1部分の厚さT1よりも大きい。
【選択図】図3
特許請求の範囲【請求項１】
埋め込み領域、前記埋め込み領域上に位置する素子領域、平面視にて素子領域を囲うトレンチを含む半導体基板と、
前記トレンチの表面を覆う絶縁部と、
前記トレンチ内に位置し、平面視にて絶縁部に囲われる導電部と、
を備え、
前記トレンチは、前記半導体基板の厚さ方向において前記埋め込み領域より上方に位置する第１開口領域と、前記厚さ方向において前記第１開口領域および前記素子領域より下方、かつ、前記厚さ方向に直交する平面方向にて前記埋め込み領域に隣り合う第２開口領域とを含み、
前記絶縁部は、前記第１開口領域内に位置する第１部分と、前記第２開口領域内に位置する第２部分とを含み、
前記平面方向における前記第２部分の厚さは、前記平面方向における前記第１部分の厚さよりも大きい、
半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記厚さ方向において、前記第２部分の上端は前記埋め込み領域の上端よりも上方に位置し、前記第２部分の下端は前記埋め込み領域の下端よりも下方に位置する、請求項１に記載の半導体装置。
【請求項３】
前記第２開口領域には、前記導電部によって囲われる空洞が設けられる、請求項１または２に記載の半導体装置。
【請求項４】
前記導電部は、前記半導体基板において前記埋め込み領域よりも下方に位置する部分に接続される、請求項１または２に記載の半導体装置。
【請求項５】
前記導電部は、前記厚さ方向において前記第２部分よりも下方に位置すると共に前記半導体基板に接する下端を含む、請求項１または２に記載の半導体装置。
【請求項６】
前記厚さ方向において、前記第２部分の一部は、前記素子領域に重なる、請求項１または２に記載の半導体装置。
【請求項７】
前記第２部分は、前記厚さ方向において前記第１部分に重なる第１領域と、前記厚さ方向において前記第１部分に重ならない第２領域とを含み、
前記第２領域の一部は、前記厚さ方向において前記素子領域に重なる、請求項１または２に記載の半導体装置。
【請求項８】
半導体基板のエッチングによって、枠状の第１開口領域を形成する工程と、
前記第１開口領域を介した前記半導体基板の等方エッチングによって、前記第１開口領域の下方に第２開口領域を形成する工程と、
前記第１開口領域および前記第２開口領域の表面を覆う絶縁部を形成する工程と、
前記第１開口領域および前記第２開口領域の内部に位置すると共に、平面視にて前記絶縁部に囲われる導電部を形成する工程と、
を備え、
前記半導体基板は、前記半導体基板の厚さ方向に直交する平面方向にて前記第２開口領域に隣り合う埋め込み領域と、前記厚さ方向において前記第２開口領域よりも上方に位置する素子領域とを含み、
前記絶縁部は、前記第１開口領域内に位置する第１部分と、前記第２開口領域内に位置する第２部分とを含み、
前記厚さ方向に直交する平面方向における前記第２部分の厚さは、前記平面方向における前記第１部分の厚さよりも大きい、
半導体装置の製造方法。
【請求項９】
前記第１開口領域を形成する前記工程では、前記半導体基板のエッチング時に保護膜を前記第１開口領域の側壁に形成する、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記絶縁部を形成する前記工程では、前記保護膜を除去した後、前記絶縁部を形成する、請求項９に記載の半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
特許文献１は、トレンチを備えた半導体装置を開示している。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－３２３３２号公報
【０００４】
［概要］
本開示の一側面に係る目的は、小型化および高耐圧化を両立可能な半導体装置および半導体装置の製造方法を提供することにある。
【０００５】
本開示の一側面に係る半導体装置は、埋め込み領域、埋め込み領域上に位置する素子領域、平面視にて素子領域を囲うトレンチを含む半導体基板と、トレンチの表面を覆う絶縁部と、トレンチ内に位置し、平面視にて絶縁部に囲われる導電部と、を備え、トレンチは、半導体基板の厚さ方向において埋め込み領域より上方に位置する第１開口領域と、厚さ方向において第１開口領域より下方、かつ、厚さ方向に直交する平面方向にて埋め込み領域に隣り合う第２開口領域とを含み、絶縁部は、第１開口領域内に位置する第１部分と、第２開口領域内に位置する第２部分とを含み、平面方向における第２部分の厚さは、平面方向における第１部分の厚さよりも大きい。
【図面の簡単な説明】
【０００６】
図１は、実施形態に係る半導体装置を示す模式平面図である。
図２は、図１の要部拡大図である。
図３は、図２に示されるＩＩＩ－ＩＩＩ線に沿った概略断面図である。
図４は、図２に示されるＩＶ－ＩＶ線に沿った概略断面図である。
図５Ａは、実施形態に係る半導体装置のトレンチ構造の製造方法の一例を説明するための概略断面図である。
図５Ｂは、実施形態に係る半導体装置のトレンチ構造の製造方法の一例を説明するための概略断面図である。
図５Ｃは、実施形態に係る半導体装置のトレンチ構造の製造方法の一例を説明するための概略断面図である。
図５Ｄは、実施形態に係る半導体装置のトレンチ構造の製造方法の一例を説明するための概略断面図である。
図５Ｅは、実施形態に係る半導体装置のトレンチ構造の製造方法の一例を説明するための概略断面図である。
図５Ｆは、実施形態に係る半導体装置のトレンチ構造の製造方法の一例を説明するための概略断面図である。
図５Ｇは、実施形態に係る半導体装置のトレンチ構造の製造方法の一例を説明するための概略断面図である。
図６Ａは、実施形態に係る半導体装置のトレンチ構造の製造方法の別例を説明するための概略断面図である。
図６Ｂは、実施形態に係る半導体装置のトレンチ構造の製造方法の別例を説明するための概略断面図である。
図６Ｃは、実施形態に係る半導体装置のトレンチ構造の製造方法の別例を説明するための概略断面図である。
図７は、電界分布のシミュレーション結果を示す図である。
図８は、ＤＴＩに含まれる絶縁部の厚さと基板耐圧との関係のシミュレーション結果を示すグラフである。
図９は、参考例に係るデバイス領域の要部拡大図である。
図１０は、図９に示されるＸ－Ｘ線に沿った概略断面図である。
【０００７】
［詳細な説明］
以下では、本開示の実施形態を、添付図面を参照して詳細に説明する。以下の説明において、同一要素または同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。本明細書における「同一」およびそれに類似する単語は、「完全同一」のみに限定されない。また、図面は、実施形態を概念的に説明するためのものであるから、表される各構成要素の寸法やそれらの比は実際のものとは異なる場合もある。
【０００８】
図１は、本実施形態に係る半導体装置を示す模式平面図である。図２は、図１の要部拡大図である。図３は、図２に示されるＩＩＩ－ＩＩＩ線に沿った概略断面図である。
【０００９】
図１に示されるように、半導体装置１００は、例えば、チップ状の集積回路（ＩＣ：IntegratedCircuit）装置を含む。半導体装置１００は、集積される回路素子の数に基づいて、ＳＳＩ（SmallScale IC）、ＭＳＩ（Middle Scale IC）、ＬＳＩ（Large Scale IC）、ＶＬＳＩ（Very Large Scale IC）、ＵＬＳＩ（Ultra Large Scale IC）となどと称されてもよい。本実施形態では、半導体装置１００は、直方体形状のチップ１０１（半導体チップ）を含む。
【００１０】
チップ１０１は、主面である第１主面３と、裏面である第２主面４とを備える。チップ１０１は、第１主面３および第２主面４を接続する第１側面５Ａ、第２側面５Ｂ、第３側面５Ｃおよび第４側面５Ｄを有する。以下では、チップ１０１の厚さ方向がＺ軸方向に相当し、当該厚さ方向に垂直な方向がＸ軸方向に相当し、Ｚ軸方向およびＸ軸方向に垂直な方向がＹ軸方向に相当する。また、以下では、Ｚ軸方向から見ることを平面視とし、Ｘ軸方向およびＹ軸方向に延びる方向を平面方向とする。なお、Ｚ軸方向において第１主面３に向かう方向を上側方向とし、Ｚ軸方向において第２主面４に向かう方向を下側方向とする。
（【００１１】以降は省略されています）

関連特許