特許ウォッチ

公開番号2025124947
公報種別公開特許公報(A)
公開日2025-08-27
出願番号2022079395
出願日2022-05-13
発明の名称半導体装置、および、半導体装置の製造方法
出願人ローム株式会社
代理人個人,個人
主分類H01L 23/50 20060101AFI20250820BHJP(基本的電気素子)
要約【課題】配線基板に実装された際のはんだ付着不良を抑制できる半導体装置を提供する。
【解決手段】半導体装置A10において、z方向において互いに反対側を向く素子主面111および素子裏面112を有する第1半導体素子11と、第1半導体素子11を覆う封止樹脂7と、第1半導体素子11に導通し、かつ、封止樹脂7から突出する第1端子51と、第1端子51の封止樹脂7から突出した側の端面である先端面511に配置された先端めっき層26とを備えた。
【選択図】図7
特許請求の範囲【請求項１】
厚さ方向において互いに反対側を向く素子主面および素子裏面を有する半導体素子と、
前記半導体素子を覆う封止樹脂と、
前記半導体素子に導通し、かつ、前記封止樹脂から突出する端子と、
前記端子の前記封止樹脂から突出した側の端面である先端面に配置された先端めっき層と、
を備えている半導体装置。
続きを表示（約 780 文字）【請求項２】
前記先端面は、前記先端めっき層が配置された第１領域と、前記先端めっき層が配置されていない第２領域とを有している、
請求項１に記載の半導体装置。
【請求項３】
前記第１領域の面積は、前記先端面の面積の１/４以上３/４以下である、
請求項２に記載の半導体装置。
【請求項４】
前記第１領域の前記厚さ方向の寸法は、前記先端面の前記厚さ方向の寸法の１/４以上３/４以下である、
請求項２に記載の半導体装置。
【請求項５】
前記端子は、前記厚さ方向の第１側に屈曲しており、
前記第１領域は、前記第２領域より前記第１側に位置する、
請求項２に記載の半導体装置。
【請求項６】
前記先端面は、前記厚さ方向において前記第１側とは反対側の第２側に突出するバリを有する、
請求項５に記載の半導体装置。
【請求項７】
前記端子は、前記第１側を向く第１面を備え、
前記先端面は、前記第１面につながる一方側領域を有し、
前記一方側領域は、前記厚さ方向に対して傾斜している、
請求項５または６に記載の半導体装置。
【請求項８】
前記先端めっき層は、Ｓｎを含んでいる、
請求項１に記載の半導体装置。
【請求項９】
前記端子に配置された第１めっき層をさらに備え、
前記先端めっき層と前記第１めっき層とは、同じ材料からなる、
請求項１に記載の半導体装置。
【請求項１０】
前記第１めっき層は、前記端子の前記封止樹脂から露出した部分のうち前記先端面以外の全体に配置されている、
請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置、および、半導体装置の製造方法に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
半導体素子を備えた半導体装置は、様々な構成が提案されている。特許文献１には、ＳＯＰ（Small Outline Package）タイプの半導体装置の一例が開示されている。同文献に開示された半導体装置は、半導体素子、ダイパッド、端子、および封止樹脂を備えている。半導体素子は、ダイパッドに搭載され、ボンディングワイヤを介して端子に導通している。半導体素子と、ダイパッドおよび端子の一部は、封止樹脂によって覆われている。端子の封止樹脂から露出した部分には、はんだによって配線基板に接合される際にはんだの付着を良好にするために、Ｓｎを含む合金からなる外装めっき層が形成されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１６－２０７７１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
外層めっき層は、リードフレームから端子を切り離す前に形成されるので、端子の先端面には外装めっき層が形成されていない。したがって、はんだによって端子を配線基板に接合したときに、端子の先端面にはんだが付着しにくく、はんだフィレットが形成されない場合がある。この場合、外観検査において、はんだ付着不良と判断される。
【０００５】
本発明は上述の事情に鑑み、配線基板に実装された際のはんだ付着不良を抑制できる半導体装置を提供することをその課題とする。
【課題を解決するための手段】
【０００６】
本開示によって提供される半導体装置は、厚さ方向において互いに反対側を向く素子主面および素子裏面を有する半導体素子と、前記半導体素子を覆う封止樹脂と、前記半導体素子に導通し、かつ、前記封止樹脂から突出する端子と、前記端子の前記封止樹脂から突出した側の端面である先端面に配置された先端めっき層と、を備えている。
【０００７】
本開示によって提供される半導体装置の製造方法は、端子部分を含むリードフレームを準備する工程と、前記端子部分にめっき層を形成する工程と、切断金型により、前記端子部分を切断する工程と、を備え、前記切断金型は、カットダイおよびカットポンチを備え、前記カットポンチは、前記端子部分を切断する第１エッジ部を備え、前記第１エッジ部は、曲面を有している。
【発明の効果】
【０００８】
本開示にかかる半導体装置は、配線基板に実装された際のはんだ付着不良を抑制できる。
【０００９】
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００１０】
図１は、本開示の第１実施形態に係る半導体装置を示す平面図である。
図２は、図１の半導体装置を示す平面図であり、封止樹脂を透過した図である。
図３は、図１の半導体装置を示す正面図である。
図４は、図１の半導体装置を示す左側面図である。
図５は、図２のＶ－Ｖ線に沿う断面図である。
図６は、図２のＶＩ－ＶＩ線に沿う断面図である。
図７は、図５の部分拡大図である。
図８は、図４の部分拡大図である。
図９は、図１の半導体装置の製造方法に係る工程を示す平面図である。
図１０は、図１の半導体装置の製造方法に係る工程を示す平面図である。
図１１は、図１の半導体装置の製造方法に係る工程を示す平面図である。
図１２は、図１の半導体装置の製造方法に係る工程を示す断面図である。
図１３は、図１の半導体装置の製造方法に係る工程を示す断面図である。
図１４は、図１３の部分拡大図である。
図１５は、図１の半導体装置を配線基板に実装した状態を示す部分拡大断面図である。
図１６は、本開示の第２実施形態に係る半導体装置を示す部分拡大断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許