特許ウォッチ

公開番号2025125449
公報種別公開特許公報(A)
公開日2025-08-27
出願番号2024021509
出願日2024-02-15
発明の名称差動アンプ、オフセット調整装置およびそれを用いた差動アンプの入力オフセット電圧の調整方法
出願人ローム株式会社
代理人個人,個人
主分類H03F 3/45 20060101AFI20250820BHJP(基本電子回路)
要約【課題】より簡便な構成で差動アンプの入力オフセット電圧を小さくできる技術を提供する。
【解決手段】差動アンプ10は、第1入力電圧を受ける非反転入力端子INPと、第2入力電圧を受ける反転入力端子INNと、非反転入力端子にベースが接続された第1MOSトランジスタおよび反転入力端子にベースが接続された第2MOSトランジスタを有する入力差動対102を含む入力段100と、を備える。入力段100は、非反転入力端子INPおよび反転入力端子INNが、差動アンプ10の入力オフセット電圧の測定結果に応じた第1入力電圧および第2入力電圧をそれぞれ受けているときに、差動アンプ10の入力オフセット電圧が小さくなるように、第1MOSトランジスタまたは第2MOSトランジスタのソース・ドレイン間に電圧が印加されるように構成される。
【選択図】図2
特許請求の範囲【請求項１】
差動アンプであって、
第１入力電圧を受ける非反転入力端子と、
第２入力電圧を受ける反転入力端子と、
前記非反転入力端子にベースが接続された第１ＭＯＳトランジスタおよび前記反転入力端子にベースが接続された第２ＭＯＳトランジスタを有する入力差動対を含む入力段と、を備え、
前記入力段は、前記非反転入力端子および前記反転入力端子が、前記差動アンプの入力オフセット電圧の測定結果に応じた前記第１入力電圧および前記第２入力電圧をそれぞれ受けているときに、前記差動アンプの入力オフセット電圧が小さくなるように、前記第１ＭＯＳトランジスタまたは前記第２ＭＯＳトランジスタのソース・ドレイン間に電圧が印加されるように構成される、
差動アンプ。
続きを表示（約 1,900 文字）【請求項２】
電源電圧を受ける電源端子と、
グラウンド端子と、をさらに備え、
前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタは、それぞれ、前記電源端子と前記グラウンド端子との間に配置され、
前記第１ＭＯＳトランジスタまたは前記第２ＭＯＳトランジスタのソース・ドレイン間には、前記電源電圧に応じた電圧が印加される、
請求項１に記載の差動アンプ。
【請求項３】
前記電源電圧は、前記差動アンプの定格電圧よりも高い電圧である、
請求項２に記載の差動アンプ。
【請求項４】
前記入力差動対のドレインに接続可能に設けられた能動負荷と、
前記能動負荷に接続され、前記第１入力電圧と前記第２入力電圧との差を増幅した出力電圧を生成する出力段と、をさらに備え、
前記入力段は、前記入力差動対のドレインの接続先を前記グラウンド端子と前記能動負荷とで切り替え可能に構成された切替回路をさらに含み、
前記第１ＭＯＳトランジスタまたは前記第２ＭＯＳトランジスタのソース・ドレイン間には、前記切替回路を介して前記入力差動対のドレインが前記グラウンド端子に接続された状態で、前記入力オフセット電圧が小さくなるように電圧が印加される、
請求項２に記載の差動アンプ。
【請求項５】
前記入力段は、前記入力差動対にテイル電流を供給するテイル電流源と、前記入力差動対のソースの接続先を前記電源端子と前記テイル電流源とで切替可能に構成された切替回路と、をさらに含み、
前記第１ＭＯＳトランジスタまたは前記第２ＭＯＳトランジスタのソース・ドレイン間には、前記切替回路を介して前記入力差動対のソースが前記電源端子に接続された状態で、前記入力オフセット電圧が小さくなるように電圧が印加される、
請求項２に記載の差動アンプ。
【請求項６】
前記第１入力電圧および前記第２入力電圧は、前記第１ＭＯＳトランジスタまたは前記第２ＭＯＳトランジスタのソース・ドレイン間に前記入力オフセット電圧が小さくなるように電圧が印加されるとき、前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタはいずれもオン状態となり、前記入力オフセット電圧の測定結果に応じた差を有するように生成される、
請求項１に記載の差動アンプ。
【請求項７】
前記第１ＭＯＳトランジスタまたは前記第２ＭＯＳトランジスタのソース・ドレイン間には、前記入力オフセット電圧が小さくなるように、前記入力オフセット電圧の測定結果に応じた時間、電圧が印加される、
請求項１に記載の差動アンプ。
【請求項８】
前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタは、前記入力オフセット電圧が小さくなるように前記第１ＭＯＳトランジスタまたは前記第２ＭＯＳトランジスタのソース・ドレイン間に電圧が印加されるとき、加熱器によって加熱される、
請求項１に記載の差動アンプ。
【請求項９】
請求項１から８のいずれか一項に記載の差動アンプの入力オフセット電圧を調整するオフセット調整装置であって、
前記第１入力電圧および前記第２入力電圧を生成する入力電圧源と、
前記差動アンプの入力オフセット電圧を測定するオフセット測定器と、
前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタのソース・ドレイン間の電圧を制御する電圧制御部と、を備え、
前記入力電圧源は、前記オフセット測定器による前記入力オフセット電圧の測定結果に応じた前記第１入力電圧および前記第２入力電圧を生成し、
前記電圧制御部は、前記非反転入力端子および前記反転入力端子が、前記差動アンプの入力オフセット電圧の測定結果に応じた前記第１入力電圧および前記第２入力電圧をそれぞれ受けているときに、前記差動アンプの入力オフセット電圧が小さくなるように、前記第１ＭＯＳトランジスタまたは前記第２ＭＯＳトランジスタのソース・ドレイン間の電圧を制御する、
オフセット調整装置。
【請求項１０】
前記入力電圧源は、前記第１ＭＯＳトランジスタまたは前記第２ＭＯＳトランジスタのソース・ドレイン間に前記入力オフセット電圧が小さくなるように電圧が印加されるとき、前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタはいずれもオン状態となり、前記入力オフセット電圧の測定結果に応じた差を有する前記第１入力電圧および前記第２入力電圧を生成する、
請求項９に記載のオフセット調整装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、差動アンプ、オフセット調整装置およびそれを用いた差動アンプの入力オフセット電圧の調整方法に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
差動アンプ（オペアンプ）は、２つの入力電圧の差を増幅するために用いられる。たとえば特許文献１には、入力差動対に入力された２つの入力電圧を増幅して出力電圧を生成するオペアンプが開示されている。この入力差動対は、２つのＭＯＳ（Metal Oxide Semiconductor）トランジスタを有する。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－９６９７０号公報
【０００４】
［概要］
しかしながら、本発明者らは、以下の課題を認識するに至った。特許文献１に記載のオペアンプでは、入力差動対が有する２つのＭＯＳトランジスタにおけるしきい値電圧のペア性が重要であるが、このペア性がずれると、オペアンプに入力オフセット電圧が生じる。
【０００５】
本開示はこうした状況に鑑みてなされたものであり、その例示的な目的の一つは、より簡便な構成で差動アンプの入力オフセット電圧を小さくできる技術を提供することにある。
【０００６】
本開示のある態様は、差動アンプである。差動アンプは、第１入力電圧を受ける非反転入力端子と、第２入力電圧を受ける反転入力端子と、上記非反転入力端子にベースが接続された第１ＭＯＳトランジスタおよび上記反転入力端子にベースが接続された第２ＭＯＳトランジスタを有する入力差動対を含む入力段と、を備える。上記入力段は、上記非反転入力端子および上記反転入力端子が、上記差動アンプの入力オフセット電圧の測定結果に応じた上記第１入力電圧および上記第２入力電圧をそれぞれ受けているときに、上記差動アンプの入力オフセット電圧が小さくなるように、上記第１ＭＯＳトランジスタまたは上記第２ＭＯＳトランジスタのソース・ドレイン間に電圧が印加されるように構成される。
【０００７】
本開示の別の態様は、上記差動アンプの入力オフセット電圧を調整するオフセット調整装置である。オフセット調整装置は、第１入力電圧および上記第２入力電圧を生成する入力電圧源と、上記差動アンプの入力オフセット電圧を測定するオフセット測定器と、上記第１ＭＯＳトランジスタおよび上記第２ＭＯＳトランジスタのソース・ドレイン間の電圧を制御する電圧制御部と、を備える。上記入力電圧源は、上記オフセット測定器による上記入力オフセット電圧の測定結果に応じた上記第１入力電圧および上記第２入力電圧を生成する。上記電圧制御部は、上記非反転入力端子および上記反転入力端子が、上記差動アンプの入力オフセット電圧の測定結果に応じた上記第１入力電圧および上記第２入力電圧をそれぞれ受けているときに、上記差動アンプの入力オフセット電圧が小さくなるように、上記第１ＭＯＳトランジスタまたは上記第２ＭＯＳトランジスタのソース・ドレイン間の電圧を制御する。
【０００８】
本開示の別の態様は、上記オフセット調整装置を用いた上記差動アンプの入力オフセット電圧の調整方法である。この調整方法は、上記オフセット測定器が、上記差動アンプの入力オフセット電圧を測定することと、上記入力電圧源が、上記オフセット測定器による上記入力オフセット電圧の測定結果に応じた上記第１入力電圧および上記第２入力電圧を生成することと、上記電圧制御部が、上記入力オフセット電圧が小さくなるように、上記第１ＭＯＳトランジスタまたは上記第２ＭＯＳトランジスタのソース・ドレイン間に電圧を印加することと、を含む。
【０００９】
なお、以上の構成要素の任意の組合せ、本開示の表現を方法、装置、システムなどの間で変換したものもまた、本開示の態様として有効である。
【図面の簡単な説明】
【００１０】
図１は、第１実施形態に係る差動アンプのオフセット調整システムを示すブロック図である。
図２は、第１実施形態に係る差動アンプの回路図である。
図３は、参考技術に係るＳＲＡＭの回路図である。
図４は、参考技術に係るＳＲＡＭにおける電圧のカーブを示す図である。
図５は、第１実施形態に係るオフセット調整装置を用いた差動アンプの入力オフセット電圧の調整方法の一例を示すフローチャートである。
図６は、比較技術１に係る入力オフセット電圧の調整方法を説明するための図である。
図７は、比較技術２に係る入力オフセット電圧の調整方法を説明するための図である。
図８は、第２実施形態に係る差動アンプの回路図である。
（【００１１】以降は省略されています）

関連特許