TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025123401
公報種別公開特許公報(A)
公開日2025-08-22
出願番号2025101269,2024106108
出願日2025-06-17,2020-08-06
発明の名称パワーモジュール
出願人ローム株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20250815BHJP(基本的電気素子)
要約【課題】安定して動作できるパワーモジュールを提供すること。
【解決手段】パワーモジュール1Aにおいて、第2パワー半導体素子40Bは、一方向に配列された状態で第2搭載層14Aに複数設けられている。第2制御側接続部材32B及び第2駆動側接続部材33Bは、複数の第2パワー半導体素子40Bに対応させて複数設けられている。第2パワー半導体素子40Bのゲート電極43及び第2制御端子53B間の経路を第3導電経路とし、第2パワー半導体素子40Bのソース電極42及び第2検出端子54B間の経路を第4導電経路とすると、第2制御層25(26)及び第2駆動層27(28)の少なくとも一方は、第3導電経路の長さと第4導電経路の長さとの和が複数の第2パワー半導体素子40Bの間で互いに近づくように迂回する第2迂回部27b(26b)を有する。
【選択図】図17
特許請求の範囲【請求項1】
厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
前記基板主面に形成された各々導電性を有する第1制御層、第2制御層、第1駆動層、第2駆動層、第1搭載層、第2搭載層、及び導電層と、
前記第1搭載層に搭載されるものであって、第1入力端子に電気的に接続される第1駆動電極が形成された第1素子裏面と、出力端子に電気的に接続される第2駆動電極、及び、制御電極が形成された第1素子主面と、を有する第1パワー半導体素子と、
前記第2搭載層に搭載されるものであって、前記出力端子に電気的に接続される第1駆動電極が形成された第2素子裏面と、第2入力端子に電気的に接続される第2駆動電極、及び、制御電極が形成された第2素子主面と、を有する第2パワー半導体素子と、
前記第1パワー半導体素子の制御電極と前記第1制御層とを接続する第1制御側接続部材と、
前記第1パワー半導体素子の第2駆動電極と前記第1駆動層とを接続する第1駆動側接続部材と、
前記第2パワー半導体素子の制御電極と前記第2制御層とを接続する第2制御側接続部材と、
前記第2パワー半導体素子の第2駆動電極と前記第2駆動層とを接続する第2駆動側接続部材と、
前記第1制御層と電気的に接続されている第1制御端子と、
前記第2制御層と電気的に接続されている第2制御端子と、
前記第1駆動層と電気的に接続されている第1検出端子と、
前記第2駆動層と電気的に接続されている第2検出端子と、を備えたパワーモジュールであって、
前記第2パワー半導体素子は、前記厚さ方向からみて一方向に配列された状態で前記第2搭載層に複数設けられており、
前記第2制御側接続部材及び前記第2駆動側接続部材は、前記複数の第2パワー半導体素子に対応させて複数設けられており、
前記第2パワー半導体素子の制御電極及び前記第2制御端子間の経路を第3導電経路とし、前記第2パワー半導体素子の第2駆動電極及び前記第2検出端子間の経路を第4導電経路とし、
前記第2制御層及び前記第2駆動層の少なくとも一方は、前記第3導電経路の長さと前記第4導電経路の長さとの和が前記複数の第2パワー半導体素子の間で互いに近づくように迂回する第2迂回部を有する、
パワーモジュール。
続きを表示(約 2,500 文字)【請求項2】
厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
前記基板主面に形成された各々導電性を有する第1制御層、第2制御層、第1駆動層、第2駆動層、第1搭載層、第2搭載層、及び導電層と、
前記第1搭載層に搭載されるものであって、第1入力端子に電気的に接続される第1駆動電極が形成された第1素子裏面と、出力端子に電気的に接続される第2駆動電極、及び、制御電極が形成された第1素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記第1搭載層に搭載された複数の第1パワー半導体素子と、
前記第2搭載層に搭載されるものであって、前記出力端子に電気的に接続される第1駆動電極が形成された第2素子裏面と、第2入力端子に電気的に接続される第2駆動電極、及び、制御電極が形成された第2素子主面と、を有し、前記一方向に配列された状態で前記第2搭載層に搭載された複数の第2パワー半導体素子と、
前記複数の第1パワー半導体素子の制御電極と前記第1制御層とを接続するものであって、前記複数の第1パワー半導体素子の配列方向と同一方向に並んだ複数の第1制御側接続部材と、
前記複数の第1パワー半導体素子の第2駆動電極と前記第1駆動層とを接続するものであって、前記複数の第1パワー半導体素子の配列方向と同一方向に並んだ複数の第1駆動側接続部材と、
前記複数の第2パワー半導体素子の制御電極と前記第2制御層とを接続するものであって、前記複数の第2パワー半導体素子の配列方向と同一方向に並んだ複数の第2制御側接続部材と、
前記第2パワー半導体素子の第2駆動電極と前記第2駆動層とを接続するものであって、前記複数の第2パワー半導体素子の配列方向と同一方向に並んだ複数の第2駆動側接続部材と、
前記第1制御層と電気的に接続されている第1制御端子と、
前記第2制御層と電気的に接続されている第2制御端子と、
前記第1駆動層と電気的に接続されている第1検出端子と、
前記第2駆動層と電気的に接続されている第2検出端子と、を備えたパワーモジュールであって、
前記複数の第2パワー半導体素子は、前記複数の第2パワー半導体素子の配列方向の両端にある第1端パワー半導体素子及び第2端パワー半導体素子を含み、
前記第1端パワー半導体素子の前記制御電極及び前記第2制御端子間の経路を第3端制御側導電経路とし、前記第1端パワー半導体素子の前記第2駆動電極及び前記第2検出端子間の経路を第3端駆動側導電経路とし、前記第3端制御側導電経路の長さと前記第3端駆動側導電経路の長さとの和を第3和とし、
前記第2端パワー半導体素子の前記制御電極及び前記第2制御端子間の経路を第4端制御側導電経路とし、前記第2端パワー半導体素子の前記第2駆動電極及び前記第2検出端子間の経路を第4端駆動側導電経路とし、前記第4端制御側導電経路の長さと前記第4端駆動側導電経路の長さとの和を第4和とすると、
前記第2制御層及び前記第2駆動層の少なくとも一方は、前記第3和と前記第4和とが近づくように導電経路を迂回させる第2迂回部を有する、
パワーモジュール。
【請求項3】
前記一方向を第1方向とし、前記厚さ方向からみて前記第1方向と交差する方向を第2方向とすると、
前記第2制御層及び前記第2駆動層はそれぞれ、前記第1方向に延びる第2配線部を有し、
前記第2迂回部は、前記第2方向において前記第2配線部と離間して配置されており、前記第1方向に延びている、
請求項1又は2に記載のパワーモジュール。
【請求項4】
前記第2制御層及び前記第2駆動層の少なくとも一方は、前記第2迂回部と前記第2配線部とを連結する第2連結部を有し、
前記第2配線部、前記第2迂回部、及び前記第2連結部は、一体に形成された単一部材からなる、
請求項3に記載のパワーモジュール。
【請求項5】
前記第2制御層及び前記第2駆動層の少なくとも一方は、前記第2迂回部と前記第2配線部とを連結する第2連結部を有し、
前記第2連結部は、ワイヤからなる、
請求項3に記載のパワーモジュール。
【請求項6】
前記厚さ方向からみて前記複数の第2パワー半導体素子の配列方向を第1方向とし、前記第1方向と交差する方向を第2方向とすると、
前記第2方向において、前記第2駆動層は、前記導電層と隣り合うように配置されており、
前記第2制御層は、前記第2駆動層に対して前記導電層とは反対側に配置されている、
請求項1~5のうちのいずれか一項に記載のパワーモジュール。
【請求項7】
前記第2制御層は、前記第2迂回部を有し、
前記第2迂回部は、前記第2方向において前記第2制御層の第2配線部に対して前記第2駆動層とは反対側に配置されている、
請求項6に記載のパワーモジュール。
【請求項8】
前記第2駆動層は、前記第2迂回部を有し、
前記第2迂回部は、前記第2方向において前記第2制御層に対して前記導電層とは反対側に配置されている、
請求項7に記載のパワーモジュール。
【請求項9】
前記第2迂回部には、前記第2制御側接続部材及び前記第2駆動側接続部材が接続されていない、
請求項1~8のうちのいずれか一項に記載のパワーモジュール。
【請求項10】
前記第2制御端子と前記第2制御層とは、第2制御端子側接続部材によって電気的に接続されており、
前記第2検出端子と前記第2駆動層とは、第2検出端子側接続部材によって電気的に接続されている、
請求項1~9のうちのいずれか一項に記載のパワーモジュール。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本開示は、パワーモジュールに関する。
続きを表示(約 5,300 文字)【背景技術】
【0002】
上記パワーモジュールの一例として、インバータ装置として構成されるパワーモジュールが知られている(例えば、特許文献1参照)。このパワーモジュールは、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などのトランジスタからなるパワー半導体素子を備える。
【先行技術文献】
【特許文献】
【0003】
特開2012-38803号公報
【0004】
[概要]
ところで、大電流を供給する用途のパワーモジュールでは、複数のパワー半導体素子を並列に接続した第1素子群と、複数のパワー半導体素子を並列に接続した第2素子群とを直列に接続することによって構成される場合がある。第1素子群を構成する複数のパワー半導体素子の制御端子には、パワーモジュールの1つの制御端子から制御電圧が供給され、第2素子群を構成する複数のパワー半導体素子の制御端子には、パワーモジュールの他の制御端子から制御電圧が供給される。この場合、例えば、第1素子群を構成するパワー半導体素子の配置位置によって、各パワー半導体素子の制御電極と、パワーモジュールの制御端子との間のインダクタンス値にばらつきが生じる。これにより、複数のパワー半導体素子のオンオフのタイミングがばらつくため、動作が不安定となるおそれがある。なお、第2素子群におけるパワー半導体素子についても第1素子群におけるパワー半導体素子と同様の問題が生じ得る。
【0005】
本開示の一態様によるパワーモジュールは、厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、前記基板主面に形成された各々導電性を有する第1制御層、第2制御層、第1駆動層、第2駆動層、第1搭載層、第2搭載層、及び導電層とを備える。前記パワーモジュールはさらに、前記第1搭載層に搭載されるものであって、第1入力端子に電気的に接続される第1駆動電極が形成された第1素子裏面と、出力端子に電気的に接続される第2駆動電極、及び、制御電極が形成された第1素子主面と、を有する第1パワー半導体素子を備える。前記パワーモジュールはさらに、前記第2搭載層に搭載されるものであって、前記出力端子に電気的に接続される第1駆動電極が形成された第2素子裏面と、第2入力端子に電気的に接続される第2駆動電極、及び、制御電極が形成された第2素子主面と、を有する第2パワー半導体素子を備える。前記パワーモジュールはさらに、前記第1パワー半導体素子の制御電極と前記第1制御層とを接続する第1制御側接続部材と、前記第1パワー半導体素子の第2駆動電極と前記第1駆動層とを接続する第1駆動側接続部材と、前記第2パワー半導体素子の制御電極と前記第2制御層とを接続する第2制御側接続部材と、前記第2パワー半導体素子の第2駆動電極と前記第2駆動層とを接続する第2駆動側接続部材と、前記第1制御層と電気的に接続されている第1制御端子と、前記第2制御層と電気的に接続されている第2制御端子と、前記第1駆動層と電気的に接続されている第1検出端子と、前記第2駆動層と電気的に接続されている第2検出端子とを備える。前記第2パワー半導体素子は、前記厚さ方向からみて一方向に配列された状態で前記第2搭載層に複数設けられている。前記第2制御側接続部材及び前記第2駆動側接続部材は、前記複数の第2パワー半導体素子に対応させて複数設けられている。前記第2パワー半導体素子の制御電極及び前記第2制御端子間の経路を第3導電経路とし、前記第2パワー半導体素子の第2駆動電極及び前記第2検出端子間の経路を第4導電経路とし、前記第2制御層及び前記第2駆動層の少なくとも一方は、前記第3導電経路の長さと前記第4導電経路の長さとの和が前記複数の第2パワー半導体素子の間で互いに近づくように迂回する第2迂回部を有する。
【0006】
また、本開示の一態様によるパワーモジュールは、厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、前記基板主面に形成された各々導電性を有する第1制御層、第2制御層、第1駆動層、第2駆動層、第1搭載層、第2搭載層、及び導電層とを備える。前記パワーモジュールはさらに、前記第1搭載層に搭載されるものであって、第1入力端子に電気的に接続される第1駆動電極が形成された第1素子裏面と、出力端子に電気的に接続される第2駆動電極、及び、制御電極が形成された第1素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記第1搭載層に搭載された複数の第1パワー半導体素子を備える。前記パワーモジュールはさらに、前記第2搭載層に搭載されるものであって、前記出力端子に電気的に接続される第1駆動電極が形成された第2素子裏面と、第2入力端子に電気的に接続される第2駆動電極、及び、制御電極が形成された第2素子主面と、を有し、前記一方向に配列された状態で前記第2搭載層に搭載された複数の第2パワー半導体素子を備える。前記パワーモジュールはさらに、前記複数の第1パワー半導体素子の制御電極と前記第1制御層とを接続するものであって、前記複数の第1パワー半導体素子の配列方向と同一方向に並んだ複数の第1制御側接続部材と、前記複数の第1パワー半導体素子の第2駆動電極と前記第1駆動層とを接続するものであって、前記複数の第1パワー半導体素子の配列方向と同一方向に並んだ複数の第1駆動側接続部材と、前記複数の第2パワー半導体素子の制御電極と前記第2制御層とを接続するものであって、前記複数の第2パワー半導体素子の配列方向と同一方向に並んだ複数の第2制御側接続部材と、前記第2パワー半導体素子の第2駆動電極と前記第2駆動層とを接続するものであって、前記複数の第2パワー半導体素子の配列方向と同一方向に並んだ複数の第2駆動側接続部材とを備える。前記パワーモジュールはさらに、前記第1制御層と電気的に接続されている第1制御端子と、前記第2制御層と電気的に接続されている第2制御端子と、前記第1駆動層と電気的に接続されている第1検出端子と、前記第2駆動層と電気的に接続されている第2検出端子とを備える。前記複数の第2パワー半導体素子は、前記複数の第2パワー半導体素子の配列方向の両端にある第1端パワー半導体素子及び第2端パワー半導体素子を含む。前記第1端パワー半導体素子の前記制御電極及び前記第2制御端子間の経路を第3端制御側導電経路とし、前記第1端パワー半導体素子の前記第2駆動電極及び前記第2検出端子間の経路を第3端駆動側導電経路とし、前記第3端制御側導電経路の長さと前記第3端駆動側導電経路の長さとの和を第3和とし、前記第2端パワー半導体素子の前記制御電極及び前記第2制御端子間の経路を第4端制御側導電経路とし、前記第2端パワー半導体素子の前記第2駆動電極及び前記第2検出端子間の経路を第4端駆動側導電経路とし、前記第4端制御側導電経路の長さと前記第4端駆動側導電経路の長さとの和を第4和とすると、前記第2制御層及び前記第2駆動層の少なくとも一方は、前記第3和と前記第4和とが近づくように導電経路を迂回させる第2迂回部を有する。
【図面の簡単な説明】
【0007】
図1は、第1実施形態のパワーモジュールの斜視図である。
図2は、図1のパワーモジュールの平面図である。
図3は、図1のパワーモジュールの側面図である。
図4は、図1のパワーモジュールについて、図3とは異なる方向からみた側面図である。
図5は、図1のパワーモジュールについて、図3及び図4とは異なる方向からみた側面図である。
図6は、図1のパワーモジュールの底面図である。
図7は、図1のパワーモジュールの内部構造を示す平面図である。
図8は、図1のパワーモジュールの回路構成を示す回路図である。
図9は、図7の9-9線の断面図である。
図10は、図7の10-10線の断面図である。
図11は、図7の一部の拡大図である。
図12は、図7の一部の拡大図である。
図13は、図7の一部の拡大図である。
図14は、図7の一部の拡大図である。
図15は、図14の一部の拡大図である。
図16は、図14の一部の拡大図である。
図17は、図7の一部の拡大図である。
図18は、図17の一部の拡大図である。
図19は、図17の一部の拡大図である。
図20は、比較例のパワーモジュールの内部構造を示す平面図である。
図21は、図20の一部の拡大図である。
図22は、図20の一部の拡大図である。
図23は、第1実施形態のパワーモジュール及び比較例のパワーモジュールについて、各パワー半導体素子と、各パワー半導体素子のインダクタンス値との関係を示すグラフである。
図24は、比較例のパワーモジュールの所定のパワー半導体素子のゲート電極に印加される電圧の一例を示すグラフである。
図25は、本実施形態のパワーモジュールの所定のパワー半導体素子のゲート電極に印加される電圧の一例を示すグラフである。
図26は、第2実施形態のパワーモジュールについて、その内部構造を示す平面図である。
図27は、図2は、図26の一部の拡大図である。
図28は、図27の一部の拡大図である。
図29は、図27の一部の拡大図である。
図30は、図26の一部の拡大図である。
図31は、図30の一部の拡大図である。
図32は、図30の一部の拡大図である。
図33は、パワーモジュールが適用された3相交流インバータの回路図である。
図34は、パワーモジュールが適用された3相交流インバータの回路図である。
図35は、変更例のパワーモジュールについて、その内部構造の一部を拡大した平面図である。
図36は、変更例のパワーモジュールについて、その内部構造の一部を拡大した平面図である。
図37は、変更例のパワーモジュールについて、その内部構造の一部を拡大した平面図である。
図38は、変更例のパワーモジュールについて、その内部構造の一部を拡大した平面図である。
図39は、変更例のパワーモジュールについて、第1パワー半導体素子の平面図である。
【0008】
[詳細な説明]
以下、パワーモジュールの実施形態について図面を参照して説明する。以下に示す実施形態は、技術的思想を具体化するための構成や方法を例示するものであり、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の実施形態は、種々の変更を加えることができる。
【0009】
[第1実施形態]
図1~図25を参照して、第1実施形態のパワーモジュール1Aについて説明する。
図1~図6は、パワーモジュール1Aの外観形状を示している。図7は、パワーモジュール1Aの内部構造を示している。図9では、便宜上、ケース80及び端子50を省略して示している。
【0010】
図1~図7に示すように、パワーモジュール1Aは、基板10、接続部材30、パワー半導体素子40、端子50、封止樹脂60(図10参照)、放熱板70、及びこれらを収容するケース80を主に備える。パワーモジュール1Aは、例えば300A以上1000A以下の電流を供給可能に構成されている。なお、図7では、便宜上、封止樹脂60を省略して示している。図1~図7に示すように、基板10、接続部材30、パワー半導体素子40、及び封止樹脂60はそれぞれ放熱板70及びケース80によって収容されて外部に露出していない。一方、端子50は、一部がケース80の外部に露出又は突出した状態でケース80に収容されている。パワーモジュール1Aは、例えばインバータ装置に用いられる。図1、図2、及び図7に示すように、基板10の厚さ方向からみて(以下、「平面視」という)、パワーモジュール1Aの形状は矩形状である。ここで、説明の便宜上、基板10の厚さ方向に沿う方向を「厚さ方向Z」とし、厚さ方向Zに直交する方向のうち互いに直交する2方向をそれぞれ「横方向X」及び「縦方向Y」とする。本実施形態では、パワーモジュール1Aの長辺方向が横方向Xとなり、短辺方向が縦方向Yとなる。
(【0011】以降は省略されています)

この特許をJ-PlatPat(特許庁公式サイト)で参照する

関連特許

ローム株式会社
電子回路
1日前
ローム株式会社
駆動回路
9日前
ローム株式会社
回路装置
1日前
ローム株式会社
駆動回路
9日前
ローム株式会社
駆動回路
9日前
ローム株式会社
遅延回路
9日前
ローム株式会社
メモリ回路
19日前
ローム株式会社
半導体装置
28日前
ローム株式会社
オペアンプ
19日前
ローム株式会社
オペアンプ
21日前
ローム株式会社
オペアンプ
21日前
ローム株式会社
半導体装置
26日前
ローム株式会社
半導体装置
26日前
ローム株式会社
半導体装置
7日前
ローム株式会社
半導体装置
5日前
ローム株式会社
電流センサ
8日前
ローム株式会社
チップ部品
1か月前
ローム株式会社
チップ部品
1か月前
ローム株式会社
半導体装置
29日前
ローム株式会社
チップ部品
1か月前
ローム株式会社
チップ部品
1か月前
ローム株式会社
スナバ回路
1日前
ローム株式会社
半導体装置
2日前
ローム株式会社
差動増幅回路
9日前
ローム株式会社
電源制御装置
22日前
ローム株式会社
画像処理回路
26日前
ローム株式会社
半導体集積回路
23日前
ローム株式会社
オペアンプ回路
19日前
ローム株式会社
オペアンプ回路
19日前
ローム株式会社
オペアンプ回路
19日前
ローム株式会社
半導体集積回路
1か月前
ローム株式会社
半導体集積回路
7日前
ローム株式会社
半導体記憶装置
20日前
ローム株式会社
半導体集積回路
12日前
ローム株式会社
窒化物半導体装置
26日前
ローム株式会社
窒化物半導体装置
26日前
続きを見る