特許ウォッチ

公開番号2025125450
公報種別公開特許公報(A)
公開日2025-08-27
出願番号2024021510
出願日2024-02-15
発明の名称オフセット調整システムおよびオフセット調整装置
出願人ローム株式会社
代理人個人,個人
主分類H03F 3/45 20060101AFI20250820BHJP(基本電子回路)
要約【課題】オペアンプの入力オフセット電圧を高速で調整できる技術を提供する。
【解決手段】オフセット調整システムは、入力オフセット電圧を有するオペアンプと、ハイパスフィルタを構成可能に設けられた抵抗およびキャパシタと、を有するオペアンプ回路と、オペアンプの出力電圧と閾値電圧とを比較し、その比較結果に基づいて、入力オフセット電圧を調整するための調整信号を生成する制御部と、を備える。オペアンプ回路は、第1回路構成と第2回路構成とで交互に切替可能に構成される。第1回路構成は、抵抗およびキャパシタがハイパスフィルタを構成し、オペアンプが入力オフセット電圧に応じた出力電圧を生成し、出力電圧がキャパシタを介してオペアンプの非反転入力端子に正帰還されるように構成される。第2回路構成は、オペアンプ回路が第1回路構成から第2回路構成に切り替わる際に、出力電圧が閾値電圧に近づくように構成される。
【選択図】図5
特許請求の範囲【請求項１】
入力オフセット電圧を有するオペアンプと、ハイパスフィルタを構成可能に設けられた抵抗およびキャパシタと、を有するオペアンプ回路と、
前記オペアンプの出力電圧と閾値電圧とを比較し、その比較結果に基づいて、前記入力オフセット電圧を調整するための調整信号を生成する制御部と、を備え、
前記オペアンプ回路は、第１回路構成と第２回路構成とで交互に切替可能に構成され、
前記第１回路構成は、前記抵抗および前記キャパシタがハイパスフィルタを構成し、前記オペアンプが前記入力オフセット電圧に応じた出力電圧を生成し、前記出力電圧が前記キャパシタを介して前記オペアンプの非反転入力端子に正帰還されるように構成され、
前記第２回路構成は、前記オペアンプ回路が前記第１回路構成から前記第２回路構成に切り替わる際に、前記出力電圧が前記閾値電圧に近づくように構成され、
前記制御部は、前記オペアンプ回路が前記第１回路構成と前記第２回路構成とで交互に切り替わるに際して、前記オペアンプ回路が前記第１回路構成のときの前記出力電圧と前記閾値電圧との比較結果に基づいて、前記入力オフセット電圧が小さくなるように前記調整信号を逐次的に変化させる、
オフセット調整システム。
続きを表示（約 1,400 文字）【請求項２】
前記第２回路構成は、ボルテージフォロア回路である、
請求項１に記載のオフセット調整システム。
【請求項３】
前記第２回路構成は、前記オペアンプが、前記オペアンプの正の電源電圧と負の電源電圧との中間の電圧を出力電圧として生成するように構成される、
請求項２に記載のオフセット調整システム。
【請求項４】
前記オペアンプ回路は、前記抵抗を第１抵抗とするとき、第２抵抗をさらに有し、
前記第１回路構成は、前記第１抵抗の一端が前記非反転入力端子に接続され、前記第２抵抗の一端が前記反転入力端子に接続され、前記第１抵抗および前記第２抵抗のそれぞれの他端は互いに接続されるように構成され、
前記第１抵抗および前記第２抵抗は、同一の抵抗値を有する、
請求項１に記載のオフセット調整システム。
【請求項５】
前記制御部は、２分探査法によって、前記入力オフセット電圧が小さくなるように前記調整信号を逐次的に変化させる、
請求項１に記載のオフセット調整システム。
【請求項６】
前記オペアンプ回路は、前記第１回路構成および前記第２回路構成に加えて、さらに第３回路構成に切替可能に構成されており、
前記第３回路構成は、外部からの第１入力電圧が前記非反転入力端子に供給され、外部からの第２入力電圧が前記反転入力端子に供給されるように構成される、
請求項１に記載のオフセット調整システム。
【請求項７】
前記オペアンプ回路は、前記抵抗を第１抵抗とするとき、第３抵抗、第４抵抗およびＮｕｌｌアンプをさらに有し、
前記第１回路構成は、前記Ｎｕｌｌアンプがボルテージフォロワ回路を構成するように構成され、
前記第２回路構成は、前記Ｎｕｌｌアンプ、前記第３抵抗および前記キャパシタが積分器を構成し、前記積分器が前記オペアンプの出力電圧を積分し、前記積分器の積分結果が前記第４抵抗を介して前記オペアンプの非反転入力端子に帰還されるように構成される、
請求項１に記載のオフセット調整システム。
【請求項８】
オペアンプの入力オフセット電圧を調整するためのオフセット調整装置であって、
ハイパスフィルタを構成可能に設けられた抵抗およびキャパシタを有する切替回路と、
前記オペアンプの出力電圧と閾値電圧とを比較し、その比較結果に基づいて、前記入力オフセット電圧を調整するための調整信号を生成する制御部と、を備え、
前記切替回路は、第１回路構成と第２回路構成とで交互に切替可能に構成され、
前記第１回路構成は、前記抵抗および前記キャパシタがハイパスフィルタを構成し、前記オペアンプが前記入力オフセット電圧に応じた出力電圧を生成し、前記出力電圧が前記キャパシタを介して前記オペアンプの非反転入力端子に正帰還されるように構成され、
前記第２回路構成は、前記切替回路が前記第１回路構成から前記第２回路構成に切り替わる際に、前記出力電圧が前記閾値電圧に近づくように構成され、
前記制御部は、前記切替回路が前記第１回路構成と前記第２回路構成とで交互に切り替わるに際して、前記切替回路が前記第１回路構成のときの前記出力電圧と前記閾値電圧との比較結果に基づいて、前記入力オフセット電圧が小さくなるように前記調整信号を逐次的に変化させる、
オフセット調整装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、オフセット調整システムおよびオフセット調整装置に関する。
続きを表示（約 3,400 文字）【背景技術】
【０００２】
オペアンプは、２つの入力電圧の差を増幅するために用いられる。たとえば特許文献１には、入力差動対に入力された２つの入力電圧を増幅して出力電圧を生成するオペアンプが開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－９６９７０号公報
【０００４】
［概要］
しかしながら、本願発明者らは、以下の課題を認識するに至った。オペアンプには入力オフセット電圧がないことが理想であるが、現実のオペアンプには入力オフセット電圧が生じる。そこで、高速で入力オフセット電圧を調整できることが求められる。
【０００５】
本開示はこうした状況に鑑みてなされたものであり、その例示的な目的の一つは、オペアンプの入力オフセット電圧を高速で調整できるオフセット調整システムおよびオフセット調整装置を提供することにある。
【０００６】
本開示のある態様は、オフセット調整システムである。オフセット調整システムは、入力オフセット電圧を有するオペアンプと、ハイパスフィルタを構成可能に設けられた抵抗およびキャパシタと、を有するオペアンプ回路と、オペアンプの出力電圧と閾値電圧とを比較し、その比較結果に基づいて、入力オフセット電圧を調整するための調整信号を生成する制御部と、を備える。オペアンプ回路は、第１回路構成と第２回路構成とで交互に切替可能に構成される。第１回路構成は、抵抗およびキャパシタがハイパスフィルタを構成し、オペアンプが入力オフセット電圧に応じた出力電圧を生成し、出力電圧がキャパシタを介してオペアンプの非反転入力端子に正帰還されるように構成される。第２回路構成は、オペアンプ回路が第１回路構成から第２回路構成に切り替わる際に、出力電圧が閾値電圧に近づくように構成される。制御部は、オペアンプ回路が第１回路構成と第２回路構成とで交互に切り替わるに際して、オペアンプ回路が第１回路構成のときの出力電圧と閾値電圧との比較結果に基づいて、入力オフセット電圧が小さくなるように調整信号を逐次的に変化させる。
【０００７】
本開示の別の態様は、オペアンプの入力オフセット電圧を調整するためのオフセット調整装置である。オフセット調整装置は、ハイパスフィルタを構成可能に設けられた抵抗およびキャパシタを有する切替回路と、オペアンプの出力電圧と閾値電圧とを比較し、その比較結果に基づいて、入力オフセット電圧を調整するための調整信号を生成する制御部と、を備える。切替回路は、第１回路構成と第２回路構成とで交互に切替可能に構成される。第１回路構成は、抵抗およびキャパシタがハイパスフィルタを構成し、オペアンプが入力オフセット電圧に応じた出力電圧を生成し、出力電圧がキャパシタを介してオペアンプの非反転入力端子に正帰還されるように構成される。第２回路構成は、切替回路が第１回路構成から第２回路構成に切り替わる際に、出力電圧が閾値電圧に近づくように構成される。制御部は、切替回路が第１回路構成と第２回路構成とで交互に切り替わるに際して、切替回路が第１回路構成のときの出力電圧と閾値電圧との比較結果に基づいて、入力オフセット電圧が小さくなるように調整信号を逐次的に変化させる。
【０００８】
なお、以上の構成要素の任意の組合せ、本開示の表現を方法、装置、システムなどの間で変換したものもまた、本開示の態様として有効である。
【図面の簡単な説明】
【０００９】
図１Ａは、オペアンプの入力オフセット電圧とオペアンプの出力電圧との関係を説明するための図である。
図１Ｂは、非反転増幅回路におけるオペアンプの入力オフセット電流と出力電圧との関係を説明するための図である。
図１Ｃは、信号源におけるインピーダンスが高いときの入力オフセット電流と出力電圧との関係を説明するための図である。
図２Ａは、オペアンプの動作を説明するための図である。
図２Ｂは、理想的なオペアンプを説明するための図である。
図２Ｃは、入力オフセット電圧を有するオペアンプを説明するための図である。
図２Ｄは、オープンループ回路で入力オフセット電圧の測定を試みる例を説明するための図である。
図３Ａは、ボルテージフォロワ回路を示す図である。
図３Ｂは、非反転増幅回路を示す図である。
図３Ｃは、入力バイアス電流をキャンセルするための抵抗Ｒ９３が挿入された非反転増幅回路を示す図である。
図３Ｄは、反転増幅回路を示す図である。
図３Ｅは、入力オフセット電圧を測定するための回路を示す図である。
図４は、Ｎｕｌｌ法による入力オフセット電圧を測定するためのＮｕｌｌ回路を示す図である。
図５は、第１実施形態に係るオフセット調整システムの回路図である。
図６Ａは、第１の構成例に係るコンパレータおよび調整回路を示す図である。
図６Ｂは、第１の構成例に係るコンパレータの回路図である。
図７Ａは、第２の構成例に係るコンパレータおよび調整回路を示す図である。
図７Ｂは、第２の構成例に係るコンパレータの回路図である。
図８Ａは、第３の構成例に係るコンパレータおよび調整回路を示す図である。
図８Ｂは、第３の構成例に係るコンパレータの回路図である。
図９は、オペアンプ回路の第１回路構成を示す図である。
図１０は、図９に示すオペアンプ回路の等価回路である。
図１１は、オペアンプ回路の第２回路構成を示す図である。
図１２は、図１１に示すオペアンプ回路の等価回路である。
図１３は、オペアンプ回路の第３回路構成を示す図である。
図１４は、第１実施形態に係るオフセット調整システムにおける動作の一例を示すタイミングチャートである。
図１５Ａは、時定数がτａのときの出力電圧のタイミングチャートである。
図１５Ｂは、時定数がτｂのときの出力電圧のタイミングチャートである。
図１５Ｃは、時定数がτｃのときの出力電圧のタイミングチャートである。
図１６は、第２実施形態に係るオフセット調整システムの回路図である。
図１７は、オペアンプ回路の第１回路構成を示す図である。
図１８は、図１７に示すオペアンプ回路の等価回路である。
図１９は、オペアンプ回路の第２回路構成を示す図である。
図２０は、図１９に示すオペアンプ回路の等価回路である。
図２１は、オペアンプ回路の第３回路構成を示す図である。
図２２は、第３実施形態に係るオフセット調整システムの回路図である。
図２３は、第４実施形態に係るオフセット調整システムの回路図である。
図２４は、第５実施形態に係るオフセット調整システムの回路図である。
図２５は、第６実施形態に係るオフセット調整システムの回路図である。
図２６は、第６実施形態に係るオペアンプ回路の第１回路構成を示す図である。
図２７は、図２６に示すオペアンプ回路の等価回路である。
図２８は、第６実施形態に係るオペアンプ回路の第２回路構成を示す図である。
図２９は、図２８に示すオペアンプ回路の等価回路である。
【００１０】
［詳細な説明］
（概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
（【００１１】以降は省略されています）

関連特許