特許ウォッチ

公開番号2025138170
公報種別公開特許公報(A)
公開日2025-09-25
出願番号2024037093
出願日2024-03-11
発明の名称電源回路
出願人オムロン株式会社
代理人個人
主分類H02M 3/155 20060101AFI20250917BHJP(電力の発電,変換,配電)
要約【課題】突入電流の抑制と力率改善とを適切に行うことができる電源回路を実現する。
【解決手段】電源回路(1)は、PFCトランジスタ(9)と、第2入力配線(L2)と第2出力端子(T4)との間に接続された突入抵抗素子(3)と、突入抵抗素子に対して並列に接続された突入制御トランジスタ(4)と、オン状態の突入制御トランジスタの両端の電圧を検出し、検出された電圧に基づいて、PFCトランジスタ(9)を制御するPFC制御回路(30)と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
正側の第１出力端子および負側の第２出力端子と、
正側の第１入力配線および負側の第２入力配線と、
前記第１入力配線に、一端が接続されたコイルと、
前記コイルの他端と、前記第２出力端子との間に接続された力率改善トランジスタと、
前記第２入力配線と前記第２出力端子との間に接続された突入抵抗素子と、
前記突入抵抗素子に対して並列に接続された突入制御トランジスタと、
オン状態の前記突入制御トランジスタの両端の電圧を検出し、検出された前記電圧に基づいて、前記力率改善トランジスタを制御する力率改善制御回路と、を備える、電源回路。
続きを表示（約 920 文字）【請求項２】
前記突入抵抗素子は、サーミスタである、請求項１に記載の電源回路。
【請求項３】
前記突入制御トランジスタは、ｎ型電界効果トランジスタである、請求項１に記載の電源回路。
【請求項４】
前記コイルの他端と、前記第１出力端子との間に接続された逆流防止トランジスタと、
オン状態の前記突入制御トランジスタの両端の電圧を検出し、検出された前記電圧が閾値未満の期間は、前記逆流防止トランジスタを強制的にオフ状態に維持する強制遮断回路と、を備える、請求項１に記載の電源回路。
【請求項５】
入力電圧が投入された後、期間を空けてから、前記突入制御トランジスタをオン状態に切り替える突入制御回路を備える、請求項１に記載の電源回路。
【請求項６】
前記突入制御回路は、前記突入制御トランジスタをオン状態にした後、前記突入制御トランジスタをオフ状態にし、さらにその後、前記突入制御トランジスタをオン状態にする、請求項５に記載の電源回路。
【請求項７】
前記突入制御回路は、前記突入制御トランジスタをオン状態にするオン期間と、前記突入制御トランジスタをオフ状態にするオフ期間とを繰り返し、オン／オフの１サイクルにおける前記オン期間の割合を、徐々に増加させる、請求項５に記載の電源回路。
【請求項８】
前記突入制御回路は、前記オン期間の長さを徐々に増加させる、請求項７に記載の電源回路。
【請求項９】
前記突入制御回路は、前記オフ期間の長さを徐々に減少させる、請求項７に記載の電源回路。
【請求項１０】
前記突入制御回路は、
増減を繰り返す電圧波形を有する参照電圧を生成する参照生成回路と、
前記第１出力端子と前記第２出力端子との間の出力電圧を検出する検出回路と、
前記参照電圧と、前記出力電圧に相当する第１電圧とを比較することで、前記突入制御トランジスタを制御する制御信号を生成する制御信号生成回路とを備える、請求項８に記載の電源回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は電源回路に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
特許文献１には、突入電流抑制回路が開示されている。この突入電流抑制回路は、電圧検出回路で検出した端子間電圧に応じて、第一の抵抗に並列に接続された切り替えスイッチング素子を切り替える。
【先行技術文献】
【特許文献】
【０００３】
特開2019-122158号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、交流を直流に変換して供給する電源回路においては、突入電流の抑制に加えて、力率改善（ＰＦＣ）が必要になる。力率改善のためにインダクタ電流を検出する目的で、電流経路に抵抗素子を設けて、抵抗素子の両端の電圧を検出することが考えられる。しかしながら、この抵抗素子が追加される分、当然ながら損失が増えるため、好ましくない。
【０００５】
本発明の一態様は、突入電流の抑制と力率改善とを適切に行うことができる電源回路を実現することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の態様１に係る電源回路は、正側の第１出力端子および負側の第２出力端子と、正側の第１入力配線および負側の第２入力配線と、前記第１入力配線に、一端が接続されたコイルと、前記コイルの他端と、前記第２出力端子との間に接続された力率改善トランジスタと、前記第２入力配線と前記第２出力端子との間に接続された突入抵抗素子と、前記突入抵抗素子に対して並列に接続された突入制御トランジスタと、オン状態の前記突入制御トランジスタの両端の電圧を検出し、検出された前記電圧に基づいて、前記力率改善トランジスタを制御する力率改善制御回路と、を備える、構成である。
【０００７】
上記の構成によれば、突入電流を抑制する制御を行うための突入制御トランジスタのオン抵抗を利用して、力率改善のための力率改善トランジスタの制御を行うことができる。そのため、力率改善のためのインダクタ電流の測定用の抵抗素子を省略することができる。それゆえ、インダクタ電流の測定用の抵抗素子の分だけ損失を低減することができる。よって、突入電流の抑制と力率改善とを適切に行うことができる。
【０００８】
本発明の態様２に係る電源回路は、上記の態様１において、前記突入抵抗素子は、サーミスタである構成としてもよい。
【０００９】
上記の構成によれば、発熱（温度）に応じて抵抗値が変化するサーミスタによって、突入電流を適切に抑制することができる。サーミスタは抵抗値が変化するので、力率改善のための電流測定には適しない。しかしながら、上記電源回路では、サーミスタに並列に接続された突入制御トランジスタのオン抵抗を利用して、インダクタ電流を検出することができる。
【００１０】
本発明の態様３に係る電源回路は、上記の態様１において、前記突入制御トランジスタは、ｎ型電界効果トランジスタである構成としてもよい。
（【００１１】以降は省略されています）

関連特許