特許ウォッチ

公開番号2025112110
公報種別公開特許公報(A)
公開日2025-07-31
出願番号2024006201
出願日2024-01-18
発明の名称半導体装置および半導体装置の製造方法
出願人ローム株式会社
代理人個人,個人,個人,個人
主分類H10D 62/10 20250101AFI20250724BHJP()
要約【課題】耐圧を確保しつつ小型化を実現可能な半導体装置および半導体装置の製造方法を提供する。
【解決手段】
半導体装置は、半導体基板と、半導体基板上に位置する半導体層と、を備え、半導体層は、平面視にて第1方向に延在するドレイン領域を含む第1電位領域と、平面視にて第1電位領域を囲むと共に、第1方向に交差する第2方向においてドレイン領域に並ぶソース領域を含む第2電位領域と、平面視にて第2電位領域の内側に位置すると共にドレイン領域およびソース領域の間に位置するドリフト領域と、平面視にて、第2電位領域の内側に位置すると共にドリフト領域の外側に位置する内側領域と、を有し、内側領域の表層の少なくとも一部には、ドリフト領域から離隔する不純物領域が設けられ、表層の平均不純物濃度は、2.4×10¹⁶cm^-3未満である。
【選択図】図4
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板上に位置する半導体層と、
を備え、
前記半導体層は、
平面視にて第１方向に延在するドレイン領域を含む第１電位領域と、
平面視にて前記第１電位領域を囲むと共に、前記第１方向に交差する第２方向において前記ドレイン領域に並ぶソース領域を含む第２電位領域と、
平面視にて第２電位領域の内側に位置すると共に前記ドレイン領域および前記ソース領域の間に位置するドリフト領域と、
平面視にて、第２電位領域の内側に位置すると共に前記ドリフト領域の外側に位置する内側領域と、を有し、
前記内側領域の表層の少なくとも一部には、前記ドリフト領域から離隔する不純物領域が設けられ、
前記表層の平均不純物濃度は、２．４×１０
１６
ｃｍ
－３
未満である、半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記内側領域は、前記表層の下方に位置する低層を有し、
前記表層の平均不純物濃度は、前記低層の不純物濃度よりも高い、請求項１に記載の半導体装置。
【請求項３】
前記表層の平均不純物濃度は、３．０×１０
１５
ｃｍ
－３
以上２．４×１０
１６
ｃｍ
－３
未満である、請求項１または２に記載の半導体装置。
【請求項４】
前記不純物領域の不純物濃度は、３．０×１０
１５
ｃｍ
－３
以上４．８×１０
１６
ｃｍ
－３
以下である、請求項１または２に記載の半導体装置。
【請求項５】
前記表層のうち前記不純物領域が設けられる割合は、１０％以上１００％以下である、請求項１または２に記載の半導体装置。
【請求項６】
前記内側領域の表層には、複数の前記不純物領域が設けられ、
複数の前記不純物領域の少なくとも一部は、平面視にて円弧形状を呈すると共に前記第１方向に沿って並んでいる、請求項１または２に記載の半導体装置。
【請求項７】
複数の前記不純物領域のそれぞれは、平面視にて円弧形状を呈すると共に前記第１方向に沿って並んでおり、
隣り合う２つの前記不純物領域同士の間隔は、一定である、請求項６に記載の半導体装置。
【請求項８】
複数の前記不純物領域の一部は、平面視にて前記表層に点在する、請求項６に記載の半導体装置。
【請求項９】
前記内側領域の表層には、複数の前記不純物領域が設けられ、
複数の前記不純物領域は、平面視にて前記表層に点在する、請求項１または２に記載の半導体装置。
【請求項１０】
前記半導体層は、前記ドリフト領域の表層の一部に位置すると共に、前記不純物領域から離隔するリサーフ領域をさらに有し、
前記リサーフ領域に含まれる不純物の導電型は、前記不純物領域に含まれる不純物の導電型と同一であり、
前記リサーフ領域の不純物濃度は、前記ドリフト領域の不純物濃度よりも高く、かつ、前記不純物領域の不純物濃度と同一である、請求項１または２に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
特許文献１は、主面を有するチップと、主面の表層部に形成された第１導電型のドレイン領域と、主面の表層部においてドレイン領域とは異なる領域に形成された第１導電型のソース領域と、ドレイン領域およびソース領域から電気的に切り離されるように、主面の表層部においてドレイン領域およびソース領域とは異なる領域に形成された第２導電型のバックゲート領域と、主面の上でソース領域を被覆するゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極と、を含む半導体装置を開示している。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０２２／０３１３９８号
国際公開第２０２３／０３７８４７号
【０００４】
［概要］
本開示の一側面に係る目的は、耐圧を確保しつつ小型化を実現可能な半導体装置および半導体装置の製造方法を提供することにある。
【０００５】
本開示の一側面に係る半導体装置は、半導体基板と、半導体基板上に位置する半導体層と、を備え、半導体層は、平面視にて第１方向に延在するドレイン領域を含む第１電位領域と、平面視にて第１電位領域を囲むと共に、第１方向に交差する第２方向においてドレイン領域に並ぶソース領域を含む第２電位領域と、平面視にて第２電位領域の内側に位置すると共にドレイン領域およびソース領域の間に位置するドリフト領域と、平面視にて、第２電位領域の内側に位置すると共にドリフト領域の外側に位置する内側領域と、を有し、内側領域の表層の少なくとも一部には、ドリフト領域から離隔する不純物領域が設けられ、表層の平均不純物濃度は、２．４×１０
１６
ｃｍ
－３
未満である。
【０００６】
本開示の一側面に係る半導体装置の製造方法は、半導体基板上に半導体層を形成する工程と、半導体層に、第１方向に延在するドレイン領域を含む第１電位領域、平面視にて第１電位領域を囲むと共に、第１方向に交差する第２方向においてドレイン領域に並ぶソース領域を含む第２電位領域、平面視にて第２電位領域の内側に位置すると共にドレイン領域およびソース領域の間に位置するドリフト領域、ならびに、平面視にて第２電位領域の内側に位置すると共にドリフト領域の外側に位置する内側領域を形成する工程と、内側領域の表層の少なくとも一部に、ドリフト領域から離隔する不純物領域を形成する工程と、を備え、表層の平均不純物濃度は、２．４×１０
１６
ｃｍ
－３
未満である。
【図面の簡単な説明】
【０００７】
図１は、実施形態に係る半導体装置のチップを示す平面図である。
図２は、図１に示される領域ＩＩの拡大図である。
図３は、図２に示す領域ＩＩＩの一部切欠き斜視断面図である。
図４は、図２に示す領域ＩＩＩの断面図である。
図５は、図１に示される領域ＩＩの別の拡大図である。
図６は、図５のＶＩ－ＶＩ線に沿った断面図である。
図７Ａは、実施形態に係る半導体装置の要部の製造方法を説明するための断面図である。
図７Ｂは、実施形態に係る半導体装置の要部の製造方法を説明するための断面図である。
図７Ｃは、実施形態に係る半導体装置の要部の製造方法を説明するための断面図である。
図７Ｄは、実施形態に係る半導体装置の要部の製造方法を説明するための断面図である。
図８は、半導体装置の電流－電圧特性のシミュレーション結果を示す図である。
図９は、実施形態の第１変形例に係る半導体装置の要部拡大図である。
図１０は、実施形態の第２変形例に係る半導体装置の要部拡大図である。
【０００８】
［詳細な説明］
以下では、本開示の実施形態を、添付図面を参照して詳細に説明する。以下の説明において、同一要素または同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。本明細書における「同一」およびそれに類似する単語は、「完全同一」のみに限定されない。また、図面は、実施形態を概念的に説明するためのものであるから、表される各構成要素の寸法やそれらの比は実際のものとは異なる場合もある。
【０００９】
図１は、本実施形態に係る半導体装置のチップを示す平面図である。図２は、図１に示される領域ＩＩの拡大図である。図３は、図２に示す領域ＩＩＩの一部切り欠き斜視断面図である。図４は、図２に示す領域ＩＩＩの断面図である。図１に示されるように、半導体装置１Ａは、直方体形状を有するシリコン製のチップ２（半導体チップ）を含む。チップ２は、例えば直径３００ｍｍ（約１２インチ）のシリコンウェハーに形成された複数の装置の１つである。
【００１０】
チップ２は、一対の主面である第１主面３および第２主面４と、第１主面３および第２主面４を接続する第１側面５Ａ、第２側面５Ｂ、第３側面５Ｃおよび第４側面５Ｄを有している。以下では、平面視における第３側面５Ｃおよび第４側面５Ｄの延在方向を第１方向Ｘとし、平面視における第１側面５Ａおよび第２側面５Ｂの延在方向を第２方向Ｙとし、第１主面３および第２主面４の法線方向を第３方向Ｚとする。第１方向Ｘは、平面視にて第２方向Ｙに交差する方向であり、第３方向Ｚは、チップ２の厚さ方向に相当する。
（【００１１】以降は省略されています）

関連特許