特許ウォッチ

公開番号2025113036
公報種別公開特許公報(A)
公開日2025-08-01
出願番号2024007655
出願日2024-01-22
発明の名称画像処理回路
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H04L 7/00 20060101AFI20250725BHJP(電気通信技術)
要約【課題】出力に中途半端な周期の水平同期信号が発生することを抑制可能な画像処理回路を提供することを目的とする。
【解決手段】画像処理回路は、入力クロックに基づいてデータを書き込み、出力クロックに基づいてデータを読み出し可能なメモリと、基準クロックから前記出力クロックを生成する位相同期部と、前記出力クロックを用いて前記メモリの出力用の同期信号である出力垂直同期信号及び出力水平同期信号を生成する出力同期信号生成部と、前記入力クロックを用いて前記出力水平同期信号を模擬した疑似水平同期信号を生成する疑似同期信号生成部と、前記出力水平同期信号と前記疑似水平同期信号との差分に基づいて、前記出力水平同期信号の周期を前記出力垂直同期信号の周期内で調整するための調整信号を前記位相同期部へフィードバックするフィードバック部と、前記メモリから出力されるデータを用いて映像処理を実行する映像処理部と、を備える。
【選択図】図4
特許請求の範囲【請求項１】
入力クロックに基づいてデータを書き込み、出力クロックに基づいてデータを読み出し可能なメモリと、
基準クロックから前記出力クロックを生成する位相同期部と、
前記出力クロックを用いて前記メモリの出力用の同期信号である出力垂直同期信号及び出力水平同期信号を生成する出力同期信号生成部と、
前記入力クロックを用いて前記出力水平同期信号を模擬した疑似水平同期信号を生成する疑似同期信号生成部と、
前記出力水平同期信号と前記疑似水平同期信号との差分に基づいて、前記出力水平同期信号の周期を前記出力垂直同期信号の周期内で調整するための調整信号を前記位相同期部へフィードバックするフィードバック部と、
前記メモリから出力されるデータを用いて映像処理を実行する映像処理部と、
を備える、画像処理回路。
続きを表示（約 780 文字）【請求項２】
前記疑似同期信号生成部は、前記入力クロックと前記メモリの入力用の同期信号である入力垂直同期信号とを用いて疑似生成した疑似信号を前記出力クロックで叩き直すことにより、前記疑似水平同期信号を生成する、
請求項１に記載の画像処理回路。
【請求項３】
レジスタ値を制御する制御部を更に備え、
前記疑似同期信号生成部は、前記レジスタ値に基づいて前記疑似信号の周期を設定する、
請求項２に記載の画像処理回路。
【請求項４】
前記フィードバック部は、前記疑似水平同期信号及び前記出力水平同期信号の周期を同一のクロックでそれぞれカウントしたサイクル数の差分を前記調整信号として前記位相同期部へフィードバックする、
請求項１に記載の画像処理回路。
【請求項５】
前記同一のクロックは、前記出力クロックである、
請求項４に記載の画像処理回路。
【請求項６】
前記メモリは、前記出力垂直同期信号の出力タイミングを遅延させる、
請求項１から５のいずれか一項に記載の画像処理回路。
【請求項７】
前記映像処理部は、画質改善処理、ワーピング処理及びスケーリング処理の少なくともいずれかを実行する、
請求項１から５のいずれか一項に記載の画像処理回路。
【請求項８】
前記疑似水平同期信号を外部へ出力する出力端子を更に備える、
請求項１から５のいずれか一項に記載の画像処理回路。
【請求項９】
前記位相同期部は、前記フィードバック部からのサイクル数の差分結果から入力された基準クロックの位相を調整し、出力クロックを生成する、
請求項１から５のいずれか一項に記載の画像処理回路。

発明の詳細な説明【技術分野】
【０００１】
開示の技術は、画像処理回路に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
特許文献１には「第１の周波数のクロックで形成されたフレーム同期パターンの挿入された入力信号を、上記第１の周波数とは異なる第２の周波数のクロックでサンプリングして処理を行うに当り、上記第２の周波数のクロックをＰＬＬに供給して上記第１の周波数のクロックを形成し、この形成された上記第１の周波数のクロックを用いて上記入力信号から上記フレーム同期パターンを検出し、この検出されたフレーム同期パターンを用いて上記第２の周波数のクロックを上記入力信号に同期させるようにしたフレーム同期方式」と記載されている。
【０００３】
特許文献２には「プロブラマブル演算回路と入力同期信号再生回路及びプログラマブル演算回路と出力同期パルス発生回路を備えることにより、入力及び出力に異なったシステムクロック信号を供給し、映像信号の処理は、プログラマブル演算回路の信号処理プログラムを変更することのみで、フレキシブルに対応する」と記載されている。
【０００４】
特許文献３には「表示系基準クロック信号に基づいて第２の同期信号を発生させるための同期信号発生手段と、入力された映像信号に含まれる第１の同期信号と第２の同期信号の位相を比較するための位相比較手段と、位相比較手段における比較結果に基づき、位相差が基準外になると第２の同期信号を第１の同期信号に同期させるための同期手段とを備える」と記載されている。
【０００５】
特許文献４には「クロック信号を生成するクロックジェネレータと、上記クロック信号を分周する第１の分周器を備えた水平基準発生回路と、上記第１の分周器の出力を分周する第２の分周器を備えた垂直基準発生回路と、外部からの垂直同期信号と上記第２の分周器の出力をそれぞれ入力とし、該入力の一方が選択されて出力されるスイッチ回路と、スイッチ回路の入力を切り替えた場合に、クロックジェネレータの発振周波数または上記第１の分周器の分周比を変更するＣＰＵとを有する」と記載されている。
【先行技術文献】
【特許文献】
【０００６】
特開昭６１－２６１９９１号公報
特開平１０－０２８２４５号公報
特開２００３－３０４４１４号公報
特開２００７－０１７６０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
入力された映像データを処理してディスプレイへ出力する画像処理回路においては、クロックの載せ替えが必要となることがある。しかしながら、クロックの載せ替えの際に、出力に中途半端な周期（幅）の水平同期信号が発生する可能性がある。このような中途半端な周期の水平同期信号が発生すると、映像が壊れてしまいディスプレイによっては正しく映像を表示できないという問題があった。特許文献１から４には、クロックを載せ替える技術が開示されているが、上述の問題は依然として解消されていない。
【０００８】
そこで、本開示では、出力に中途半端な周期の水平同期信号が発生することを抑制可能な画像処理回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本開示に係る画像処理回路は、入力クロックに基づいてデータを書き込み、出力クロックに基づいてデータを読み出し可能なメモリと、基準クロックから前記出力クロックを生成する位相同期部と、前記出力クロックを用いて前記メモリの出力用の同期信号である出力垂直同期信号及び出力水平同期信号を生成する出力同期信号生成部と、前記入力クロックを用いて前記出力水平同期信号を模擬した疑似水平同期信号を生成する疑似同期信号生成部と、前記出力水平同期信号と前記疑似水平同期信号との差分に基づいて、前記出力水平同期信号の周期を前記出力垂直同期信号の周期内で調整するための調整信号を前記位相同期部へフィードバックするフィードバック部と、前記メモリから出力されるデータを用いて映像処理を実行する映像処理部と、を備える。
【図面の簡単な説明】
【００１０】
本実施形態に係る画像処理回路１００が含まれてよいシステム１の構成例の一例を示す図である。
従来例に係る画像処理回路１００＿１の機能構成の一例を示す図である。
半端Ｈの発生を説明するためのタイムチャートの一例を示す図である。
本実施形態に係る画像処理回路１００の機能構成の一例を示す図である。
疑似同期信号生成部１５０におけるタイムチャートの一例を示す図である。
フィードバック部１７０におけるタイムチャートの一例を示す図である。
フィードバック部１７０の具体例を示す図である。
メモリ１３０における周波数差の吸収を説明するためのタイムチャートである。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許