特許ウォッチ

公開番号2025118588
公報種別公開特許公報(A)
公開日2025-08-13
出願番号2025042037,2023568448
出願日2025-03-17,2023-04-07
発明の名称高品質選択的窒化ケイ素堆積のための一体化された方法およびツール
出願人アプライドマテリアルズインコーポレイテッド,APPLIED MATERIALS,INCORPORATED
代理人園田・小林弁理士法人
主分類H01L 21/318 20060101AFI20250805BHJP(基本的電気素子)
要約【課題】論理デバイスやメモリデバイスを形成するための処理方法及び処理ツールを提供する。
【解決手段】真空を破壊することなしに処理ツール内で実行される処理方法は、膜スタックの上面を前洗浄することを含む。膜スタックが、第1の材料層と第2の材料層との交互層を含み、膜スタックを通って延びるメモリホール及びスリットパターン開口のうちの1つ以上を有する。方法はまた、膜スタックの上面を成長抑制剤にさらすことと、膜スタックの領域内にシリコン含有誘電体層を選択的に堆積することと、シリコン含有誘電体層を高密度化することと、を含む。
【選択図】図5
特許請求の範囲【請求項１】
論理デバイスまたはメモリデバイスを形成するための処理方法であって、前記処理方法は、
膜スタックの上面を前洗浄することであって、前記膜スタックが、第１の材料層と第２の材料層との交互層を含み、前記膜スタックを通って延びるメモリホール及びスリットパターン開口のうちの１つ以上を有する、前洗浄することと、
前記膜スタックの前記上面を成長抑制剤にさらすことと、
前記膜スタックの領域内にシリコン含有誘電体層を選択的に堆積することと、
前記シリコン含有誘電体層を高密度化することと
を含み、
前記処理方法が、真空を破壊することなしに処理ツール内で実行される、論理デバイスまたはメモリデバイスを形成するための処理方法。
続きを表示（約 720 文字）【請求項２】
前記第２の材料層が酸化物層を含む、請求項１に記載の処理方法。
【請求項３】
前記領域が、前記メモリホールを通して前記第２の材料層に対して前記第１の材料層を凹ませることによって形成された凹形領域である、請求項１に記載の処理方法。
【請求項４】
前記領域が、前記膜スタックのワード線側にある、請求項１に記載の処理方法。
【請求項５】
前記第１の材料層が、ポリシリコンと、窒化ケイ素と、炭化ケイ素と、炭窒化ケイ素と、ゲルマニウムと、窒化チタンとのうちの１つ以上を含む、請求項１に記載の処理方法。
【請求項６】
前記シリコン含有誘電体層が、窒化ケイ素（ＳｉＮ）と、炭窒化ケイ素（ＳｉＣＮ）と、酸窒化ケイ素と、酸炭窒化ケイ素（ＳｉＯＣＮ）と、ホウ化ケイ素（ＳｉＢ）と、シリコンボロンナイトライド（ＳｉＢＮ）とのうちの１つ以上を含む、請求項１に記載の処理方法。
【請求項７】
前記シリコン含有誘電体層が窒化ケイ素を含む、請求項６に記載の処理方法。
【請求項８】
前記シリコン含有誘電体層を選択的に堆積することが、５００℃よりも低い温度における堆積を含む、請求項１に記載の処理方法。
【請求項９】
前記シリコン含有誘電体層が、１Å／ｍｉｎ未満のウェットエッチ速度を有する、請求項１に記載の処理方法。
【請求項１０】
前記シリコン含有誘電体層を高密度化することが、前記シリコン含有誘電体層を急速熱処理（ＲＴＰ）プロセスにさらすことを含む、請求項１に記載の処理方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示の実施形態は、電子デバイス、ならびに電子デバイスを製造するための方法および装置の分野に関する。より詳細には、本開示の実施形態は、高品質シリコン含有誘電体層をもつ３Ｄ－ＮＡＮＤデバイスを形成するための方法を提供する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
半導体技術は急速に進歩しており、単位スペース当たりより速い処理およびストレージを与えるための技術の進歩に伴って、デバイスの寸法は収縮している。ＮＡＮＤデバイスでは、オンセルとオフセルとを区別するために十分な電流を得るのに、ストリング電流が十分に高い必要がある。ストリング電流は、シリコンチャネルの粒子サイズを大きくすることによって向上するキャリヤ移動度に依存する。
【０００３】
３Ｄ－ＮＡＮＤ製造において採用される現在のプロセスは、後続の追加のパターニングステップとともに高温の原子層堆積（ＡＬＤ）または化学気相堆積（ＣＶＤ）窒化ケイ素（ＳｉＮ）を使用する。ＳｉＮの選択的堆積はパターニングステップをなくすことができる。選択的堆積は、しかしながら、比較的低い堆積温度を必要とし、それにより膜の品質が悪くなる。
【０００４】
したがって、当技術分野では、高品質のＳｉＮ膜を有する３Ｄ－ＮＡＮＤデバイスが必要である。さらに、当技術分野では、３Ｄ－ＮＡＮＤデバイスを形成するための方法および装置が必要である。
【発明の概要】
【０００５】
本開示の１つまたは複数の実施形態は、論理デバイスまたはメモリデバイスを形成するための処理方法を対象とする。１つまたは複数の実施形態では、論理デバイスまたはメモリデバイスを形成するための処理方法は、膜スタックの上面を前洗浄することであって、膜スタックが、第１の材料層と第２の材料層との交互層を含み、膜スタックを通って延びるメモリホール及びスリットパターン開口のうちの１つ以上を有する、前洗浄することと、膜スタックの上面を成長抑制剤（ｇｒｏｗｔｈｉｎｈｉｂｉｔｏｒ）にさらすことと、膜スタックの領域内にシリコン含有誘電体層を選択的に堆積することと、シリコン含有誘電体層を高密度化することとを含み、処理方法は、真空を破壊することなしに処理ツール内で実行される。
【０００６】
本開示のさらなる実施形態は処理ツールを対象とする。一実施形態では、処理ツールは、ウエハを移動するように構成されたロボットを含む中央移送ステーションと、複数のプロセスステーションであって、各プロセスステーションが中央移送ステーションに接続され、隣接するプロセスステーションの処理領域から分離された処理領域を提供し、複数のプロセスステーションが、前洗浄チャンバと抑制剤浸漬チャンバと選択的堆積チャンバと高密度化チャンバとのうちの１つ以上を含む、複数のプロセスステーションと、中央移送ステーションと複数のプロセスステーションとに接続されたコントローラであって、コントローラが、プロセスステーション間でウエハを移動するためにロボットを動作させ、プロセスステーションの各々において行われるプロセスを制御するように構成された、コントローラとを含む。
【０００７】
本開示の上記で具陳した特徴が詳細に理解され得るように、上記で手短に要約した、本開示のより詳細な説明が、それらのうちのいくつかが添付の図面に示されている実施形態を参照することによって得られ得る。しかしながら、添付の図面は、本開示の典型的な実施形態のみを示し、したがって、本開示は他の等しく効果的な実施形態を許容し得るので、本開示の範囲を限定するものと見なされるべきではないことに留意されたい。本明細書で説明する実施形態は、同様の参照符号が類似の要素を示す添付の図面の図において、限定ではなく、例として示されている。
【図面の簡単な説明】
【０００８】
本明細書で説明する実施形態による方法の一実施形態のプロセスフロー図を示す図である。
１つまたは複数の実施形態によるデバイスの断面図を示す図である。
１つまたは複数の実施形態による、図２Ａのデバイスの領域１０３の拡大断面図を示す図である。
１つまたは複数の実施形態によるデバイスの断面図を示す図である。
１つまたは複数の実施形態による、図３Ａのデバイスの領域１０３の拡大断面図を示す図である。
１つまたは複数の実施形態による、図３Ａのデバイスの領域１０３の拡大断面図を示す図である。
１つまたは複数の実施形態による、図３Ａのデバイスの領域１０３の拡大断面図を示す図である。
１つまたは複数の実施形態によるデバイスの断面図を示す図である。
１つまたは複数の実施形態によるデバイスの断面図を示す図である。
１つまたは複数の代替実施形態によるデバイスの断面図を示す図である。
１つまたは複数の代替実施形態によるデバイスの断面図を示す図である。
１つまたは複数の実施形態によるクラスタツールを示す図である。
【発明を実施するための形態】
【０００９】
本開示のいくつかの例示的な実施形態について説明する前に、本開示は、以下の説明に記載されている構成またはプロセスステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態が可能であり、様々な形で実施または実行されることが可能である。
【００１０】
１つまたは複数の実施形態は、高アスペクト比メモリホールを通したまたは３ＤＮＡＮＤセル膜スタック中のスリットパターン開口を通したポリシリコン側壁上またはトンネル酸化物側壁上へのシリコン含有誘電体膜、たとえば、窒化ケイ素の選択的堆積を可能にするための一体化された処理ツールにおける処理方法を提供する。
（【００１１】以降は省略されています）

関連特許