特許ウォッチ

公開番号2025143502
公報種別公開特許公報(A)
公開日2025-10-01
出願番号2025118089,2024082261
出願日2025-07-14,2018-04-13
発明の名称電子検出装置および電子ビーム検査装置
出願人株式会社ホロン
代理人個人
主分類H01J 37/244 20060101AFI20250924BHJP(基本的電気素子)
要約【目的】本発明は、電子検出装置および電子ビーム検査装置に関し、サンプルから放出された電子を高感度かつ低ノイズで検出することを目的とする。
【構成】電子ビームを放出する電子銃と、放出された電子ビームを縮小してサンプルに照射する対物レンズと、サンプルに照射された電子ビームを平面走査する電子ビーム走査装置と、電子ビーム走査装置によって照射された電子ビームによってサンプルから放出された電子を、光に変換するシンチレータと、シンチレータからの光を、受光して電気信号に変換するMPPCと、MPPCの中央に形成された1次電子ビームの通過穴とを備え、シンチレータで変換した光を、MPPCが電気信号として検出し、電子を高感度かつ低ノイズに検出するように構成する。
【選択図】図1
特許請求の範囲【請求項１】
サンプルから放出された電子を検出する電子検出装置において、
電子ビームを放出する電子銃と、
前記放出された電子ビームを縮小してサンプルに照射する対物レンズと、
前記サンプルに照射された電子ビームを平面走査する電子ビーム走査装置と、
前記電子ビーム走査装置によって照射された電子ビームによってサンプルから放出された電子を、光に変換するシンチレータと、
前記シンチレータからの光を、受光して電気信号に変換するＭＰＰＣと、
前記ＭＰＰＣの中央に形成された１次電子ビームの通過穴とを備え、
前記シンチレータで変換した光を、前記ＭＰＰＣが電気信号として検出し、電子を高感度かつ低ノイズに検出することを特徴とする電子検出装置。
続きを表示（約 450 文字）【請求項２】
前記サンプルから放出された電子のエネルギーを加速する手段として、サンプルに印加するバイアス電圧であることを特徴とする請求項１に記載の電子検出装置。
【請求項３】
前記電子のエネルギーを加速する手段が前記サンプルと前記シンチレータとの間に設けたメッシュに印加するバイアス電圧であることを特徴とする請求項１から請求項２のいずれかに記載の電子検出装置。
【請求項４】
前記加速された電子を分離するためのエネルギーフィルターを有することを特徴とする請求項１から請求項３のいずれかに記載の電子検出装置。
【請求項５】
前記エネルギーフィルターがメッシュであることを特徴とする請求項４に記載の電子検出装置。
【請求項６】
前記エネルギーフィルターがＥＸＢであることを特徴とする請求項４に記載の電子検出装置。
【請求項７】
請求項１から請求項６のいずれかを組み込んだことを特徴とする電子ビーム検査装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、サンプルから放出された電子を検出する電子検出装置および電子ビーム検査装置に関するものである。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
半導体デバイスはムーアの法則に従って、毎年縮小が進み、最先端デバイスでは量産段
階のデバイスでも最小フィーチャーサイズが２０ｎｍを切っている。小さなフィー
チャーサイズを実現するためには、より小さなパターンを形成できる露光技術が必要である。
【０００３】
従来は波長１９３ｎｍのレーザー光線が露光に使用されてきたが、光学的に分解できる
寸法限度を既に大きく超えているため、近年では波長が１３．５ｎｍのＥＵＶ光を利用する露光技術が精力的に進められている。
【０００４】
この技術は日本発と言われる技術であるが、１０年以上昔からＡＳＭＬ（登録商標）等の会社で実用化に向けて研究開発されている。露光装置本体光学系はほぼ完成しているが、数年前までＥＵＶ露光装置は経済的量産に必要とされる１００Ｗから２００Ｗの光源パワーを得ることが出来ないため、２０ｎｍ世代の露光に使用することはスキップされた。
【０００５】
その代わりに既存の波長１９３ｎｍを用いた露光プロセスを複数回繰り返し行うことでさらに小さなフィーチャーサイズを実現することができる、いわゆるダブルあるいはトリプル露光技術が発展した。
【０００６】
原理上は波長１９３ｎｍのレーザー光線を用いた液浸リソグラフィーを複数回繰り返す
ことにより幾らでも小さなパターンを作ることが可能である。しかし、従来よりも１ケタ高い精度のｎｍオーダーのアライメント精度が必要なことや１９３ｎｍ露光に最適化した化学増幅レジストの大きな分子構造から来る大きなラフネス等が繰り返し露光プロセスの制限になることが知られている。現在は、経済的限度と言われている露光プロセスを２回繰り返すダブルパターニングが実用に供せられており比較的構造の簡単なメモリーデバイスでは、２０ｎｍから１６ｎｍのライン＆スペースを実現するために利用されている。
【０００７】
構造の簡単なメモリーデバイスだけでなく、ＣＰＵやロジックデバイスも機能拡充や消
費電力低減のためにパターン縮小を行うことが必要である。ロジックデバイスは繰り返し
の無い複雑なパターンを利用するためロジックデバイスをダブルあるいはトリプル露光で
作るためには相当複雑なパターンが必要である。本来１回の露光で実現出来るパターンを
複数回の露光で利用可能な様に２枚のフォトマスク上のパターンに分割するためには非常
に複雑な計算が必要である。パターンによっては分割計算が発散するなどして必要な結果
が得られない場合がある。
【０００８】
これらの複雑さを回避する目的で、コンプリメンタリーリソグラフィーと呼ばれる、主
にインテル（登録商標）が提唱しているリソグラフィー容易化技術が使われようとしている。この露光方法では、複雑なロジック回路をメモリー回路の様なＬ＆Ｓの簡単なパターンに還元したパターンを利用することに特徴がある。このようにすることで、複雑なロジックデバイスのパターンを最も露光しやすいＬ＆Ｓパターンとそのラインをカットするプロセスのみに限定しているため、複雑なパターン分割計算が必要なく、プロセスは簡単で、計算上は８ｎｍ程度まで行くとされている。
【０００９】
以上述べたようにダブルパターニングやトリプルパターニング等の複雑な露光方法が使用されると、必要なフォトマスクは分割露光する度に増加し、従来以上に多くのマスク検査や精密な測定が要求されるようになる。例えば、ダブルパターニングでは、２枚のフォトマスクを順次重ねて用いるため、２枚のマスク間のマスク上に形成されているラインの絶対位置精度やアライメント精度が今まで以上に重要である。より細かいパターンを露光するための光学補正も複雑かつ、精密になる。インバースリソグラフィーを用いたマスクなどは、高次の回折光まで使用するため、補正に利用するパターンサイズはさらに小さい。マスクの生産に当たっては、従来は無視できていた大きさの欠陥がデバイス歩留まりに効いてくるなど、従来以上に欠陥密度を下げる必要があるし、細かいパーティクルも観察の対象になる。
【００１０】
これらの傾向は従来の１９３ｎｍ露光に留まらず、今後、ＥＵＶが実用化されると、将来さらに小さなサイズで同様のマルチパターンング技術が使用されるため、検査必要量は指数関数的に増大していく傾向がある。
（【００１１】以降は省略されています）

関連特許