特許ウォッチ

公開番号2025103460
公報種別公開特許公報(A)
公開日2025-07-09
出願番号2023220869
出願日2023-12-27
発明の名称半導体装置および電力変換装置
出願人ミネベアパワーデバイス株式会社
代理人ポレール弁理士法人
主分類H10D 8/50 20250101AFI20250702BHJP()
要約【課題】
チップ面積の増大を抑制しつつ、アクティブ領域の端部における電流集中を抑制でき、遮断耐量を高くする。
【解決手段】
半導体装置30が、アクティブ領域31のダイオード33は、第2電極12と、第1導電型のドリフト層5と、ドリフト層5に接し、第2電極12に電気的に接続された第2導電型の第2半導体層2とを有し、アクティブ領域31は、ダイオード33とターミネーション領域32との間に、ドリフト層5に接し、ドリフト層5よりも第2半導体層2の側に配置された第2導電型の第3半導体層3と、第2半導体層2と第3半導体層3との間に配置された第4半導体層4とを有し、第3半導体層3と第4半導体層4は、第2電極12とは直接接続されず、第3半導体層3は、第2半導体層2よりも不純物濃度が高く、第4半導体層4は、第2導電型または第1導電型で、第2半導体層2よりも不純物濃度が低い。
【選択図】図3
特許請求の範囲【請求項１】
ダイオードを有するアクティブ領域と、前記アクティブ領域を囲むターミネーション領域とを有する半導体装置であって、
前記ダイオードは、第１電極と、第２電極と、前記第１電極に電気的に接続された第１導電型の第１半導体層と、前記第１半導体層よりも不純物濃度が低い第１導電型のドリフト層と、前記ドリフト層に接し、前記第２電極に電気的に接続された第２導電型の第２半導体層とを有し、
前記アクティブ領域は、前記ダイオードと前記ターミネーション領域との間に、前記ドリフト層に接し、前記ドリフト層よりも前記第２半導体層の側に配置された第２導電型の第３半導体層と、前記第２半導体層と前記第３半導体層との間に配置された第４半導体層とを有し、
前記第３半導体層と前記第４半導体層は、前記第２電極とは直接接続されず、
前記第３半導体層は、前記第２半導体層よりも不純物濃度が高く、
前記第４半導体層は、第２導電型または第１導電型で、前記第２半導体層よりも不純物濃度が低いことを特徴とする半導体装置。
続きを表示（約 1,500 文字）【請求項２】
請求項１において、
前記第４半導体層は、第２導電型であることを特徴とする半導体装置。
【請求項３】
請求項１において、
前記第４半導体層は、第２導電型であり、底部の深さが前記第２半導体層および前記第４半導体層の底部の深さよりも浅いことを特徴とする半導体装置。
【請求項４】
請求項１において、
少なくとも前記第４半導体層を覆う第１絶縁膜を有し、
前記第２電極は、一部が前記第１絶縁膜の上に形成され、前記第１絶縁膜を介して少なくとも前記第４半導体層を覆っていることを特徴とする半導体装置。
【請求項５】
請求項１において、
前記第２電極と前記第２半導体層とが少なくとも一部で直接接触する直接接続領域を有し、
前記直接接続領域の端部と、前記第２半導体層と前記第３半導体層との間の境界との間の平面方向の距離が、５μｍ以下であることを特徴とする半導体装置。
【請求項６】
請求項１において、
少なくとも前記第４半導体層を覆う第１絶縁膜と、
前記第１絶縁膜の内部に形成されたフィールドプレートとを有し、
前記フィールドプレートは、前記第２電極に電気的に接続され、前記第１絶縁膜を介して少なくとも前記第４半導体層を覆っていることを特徴とする半導体装置。
【請求項７】
請求項１において、
少なくとも前記第４半導体層を覆う第１絶縁膜と、
前記第１絶縁膜の内部に形成されたフィールドプレートと、
前記第２電極に対してバイアスされた電圧を印加するためのバイアス印加用電極とを有し、
前記フィールドプレートは、前記バイアス印加用電極に電気的に接続され、前記第１絶縁膜を介して少なくとも前記第４半導体層を覆っていることを特徴とする半導体装置。
【請求項８】
請求項７において、
前記第１導電型がｎ型であり、前記第２導電型がｐ型であり、
前記ダイオードは、前記第２電極に対してバイアスされた電圧が印加されるゲート電極と、前記ゲート電極と前記第２半導体層との間に設けられたゲート絶縁膜とを有し、
前記バイアス印加用電極と前記ゲート電極とが電気的に接続されていることを特徴とする半導体装置。
【請求項９】
請求項８において、
前記ゲート電極および前記バイアス印加用電極は、前記ダイオードの順方向導通時には、負バイアスの電圧が印加され、前記ダイオードがリバースリカバリーに移行する前の所定の期間、および、前記ダイオードがリバースリカバリーに移行してから完了するまでの期間には、正バイアスの電圧が印加されることを特徴とする半導体装置。
【請求項１０】
請求項１において、
前記第２半導体層の不純物濃度が１×１０
１４
／ｃｍ
３
～１×１０
１６
／ｃｍ
３
であり、
前記第３半導体層の不純物濃度が１×１０
１６
／ｃｍ
３
～１×１０
１８
／ｃｍ
３
であり、
前記第４半導体層の不純物濃度が１×１０
１２
／ｃｍ
３
～１×１０
１４
／ｃｍ
３
であることを特徴とする半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置および電力変換装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
脱炭素社会の実現に向けた世界的な潮流により、電気自動車（ＥＶ）、電力グリッド、鉄道で堅調に市場が成長している。これらの市場のアプリケーションには、直流電源より供給された直流電力を交流電流に変換して、電動機等の誘導性負荷を制御する電力変換装置が用いられる。電力変換装置のキーコンポーネントとして、半導体装置とそれを駆動するゲート駆動回路がある。
【０００３】
半導体装置には、低損失化とともに、自身に流れる大きな電流を半導体装置の内部の半導体素子が破壊されることなく遮断できる高い耐量が要求される。電力変換装置の一種であるインバータ装置では、誘導性負荷を流れる電流を還流させるための半導体装置として、還流ダイオード（フリーホイールダイオード）が用いられる。このようなダイオードの高破壊耐量化を実現するためには、アノードの終端部における電流集中を抑制する必要があることが報告されており、それを実現する素子構造が、例えば特許文献１に開示されている。
【０００４】
特許文献１は、アノード層とアノード電極との接触領域の平面方向の端部と、アノード層とｎ－ドリフト層との接合部の平面方向の端部との距離を一定以上確保することにより、アノード層の平面方向の端部からターミネーション領域内のｎ－ドリフト層に注入されるキャリア濃度を低減するダイオードの素子構造について記載している。
【先行技術文献】
【特許文献】
【０００５】
特開平９－２３２５９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１では、アノード層（ｐ＋導電型の半導体層（１１））とアノード電極（１６）との接触領域の平面方向の端部と、アノード層とｎ－ドリフト層（ｎ－導電型の半導体領域（１４））との接合部（Ｊ１）の平面方向の端部との距離（Ｌ）を一定以上確保することにより、アノード層の平面方向の端部からターミネーション領域内のｎ－ドリフト層に注入されるキャリアの濃度を低減でき、ダイオードのリカバリー時にて破壊に至るときのｄｉ／ｄｔ（臨界ｄｉ／ｄｔ）を大きくできる技術を記載している。
【０００７】
しかしながら、半導体装置が高耐圧になるほど、リカバリー時のホール電流の集中を抑制するために必要な距離（Ｌ）の長さが長くなるため、チップ面積が増大するという課題がある。
【０００８】
本発明が解決しようとする課題は、チップ面積の増大を抑制しつつ、アクティブ領域の端部における電流集中を抑制でき、遮断耐量が高い半導体装置およびそれを用いた電力変換装置を提供することである。
【課題を解決するための手段】
【０００９】
上記した課題を解決するために、本発明の半導体装置は、ダイオードを有するアクティブ領域と、前記アクティブ領域を囲むターミネーション領域とを有する半導体装置であって、前記ダイオードは、第１電極と、第２電極と、前記第１電極に電気的に接続された第１導電型の第１半導体層と、前記第１半導体層よりも不純物濃度が低い第１導電型のドリフト層と、前記ドリフト層に接し、前記第２電極に電気的に接続された第２導電型の第２半導体層とを有し、前記アクティブ領域は、前記ダイオードと前記ターミネーション領域との間に、前記ドリフト層に接し、前記ドリフト層よりも前記第２半導体層の側に配置された第２導電型の第３半導体層と、前記第２半導体層と前記第３半導体層との間に配置された第４半導体層とを有し、前記第３半導体層と前記第４半導体層は、前記第２電極とは直接接続されず、前記第３半導体層は、前記第２半導体層よりも不純物濃度が高く、前記第４半導体層は、第２導電型または第１導電型で、前記第２半導体層よりも不純物濃度が低いことを特徴とする。
【００１０】
また、本発明の電力変換装置は、上記した半導体装置を用いた還流ダイオードを有することを特徴とする。
【発明の効果】
（【００１１】以降は省略されています）

関連特許