特許ウォッチ

公開番号2025117524
公報種別公開特許公報(A)
公開日2025-08-12
出願番号2024163183
出願日2024-09-19
発明の名称半導体モジュール及びその製造方法
出願人朋程科技股ふん有限公司
代理人個人
主分類H01L 25/07 20060101AFI20250804BHJP(基本的電気素子)
要約【課題】電流経路を効果的に短縮し、寄生インダクタンスを低減することができる半導体モジュールを提供する。
【解決手段】半導体モジュール100において、信号アセンブリ130は、基板110の法線方向に沿って基板110上に配置され、基板110と電気的に接続される。信号アセンブリ130は、基板110上に配置された少なくとも1つのパワー半導体パッケージ信号接続部材132と、パワー半導体パッケージ信号接続部材132内に挿入された少なくとも1つの埋め込み式信号ピン134を含む。封止体140は、基板110上に配置され、少なくとも1つの凹溝142を有する。封止体140は、チップ120とパワー半導体パッケージ信号接続部材132を覆う。凹溝142は、封止体140の基板110から離れた上部表面141から基板110の方向に向けてパワー半導体パッケージ信号接続部材132の少なくとも1つの上面133を露出するまで延伸する。
【選択図】図1E
特許請求の範囲【請求項１】
基板と、
前記基板上に配置され、前記基板と電気的に接続される少なくとも１つのチップと、
前記基板の法線方向に沿って前記基板上に配置され、前記基板と電気的に接続される少なくとも１つの信号アセンブリであって、前記少なくとも１つの信号アセンブリは、前記基板上に配置された少なくとも１つのパワー半導体パッケージ信号接続部材と、前記少なくとも１つのパワー半導体パッケージ信号接続部材内に挿入された少なくとも１つの埋め込み式信号ピンと、を含む、前記少なくとも１つの信号アセンブリと、
前記基板上に配置され、少なくとも１つの凹溝を有する封止体であって、前記封止体は、前記少なくとも１つのチップと前記少なくとも１つのパワー半導体パッケージ信号接続部材を覆い、前記少なくとも１つの凹溝は、前記封止体の前記基板から離れた上部表面から前記基板の方向に向けて前記少なくとも１つのパワー半導体パッケージ信号接続部材の少なくとも１つの上面を露出するまで延伸する、前記封止体と、
を含む、
半導体モジュール。
続きを表示（約 1,600 文字）【請求項２】
前記少なくとも１つの凹溝の口径は、前記封止体の前記上部表面から前記基板の方向に向けて減少する、
請求項１に記載の半導体モジュール。
【請求項３】
前記少なくとも１つのパワー半導体パッケージ信号接続部材の高さは、前記少なくとも１つの凹溝の深さよりも大きい、
請求項１に記載の半導体モジュール。
【請求項４】
前記少なくとも１つのチップと前記基板を電気的に接続する少なくとも１つの接続部材をさらに含む、
請求項１に記載の半導体モジュール。
【請求項５】
基板上に少なくとも１つのチップを配置し、前記少なくとも１つのチップを前記基板と電気的に接続することと、
前記基板の法線方向に沿って前記基板上に少なくとも１つのパワー半導体パッケージ信号接続部材を配置することであって、前記少なくとも１つのパワー半導体パッケージ信号接続部材を前記基板と電気的に接続することと、
前記基板、及び前記基板上に配置された前記少なくとも１つのチップ及び前記少なくとも１つのパワー半導体パッケージ信号接続部材を下型内に配置することと、
上型と前記下型を閉じて封入キャビティを形成することであって、前記上型の少なくとも１つの伸縮可能モジュールは、前記少なくとも１つのパワー半導体パッケージ信号接続部材の少なくとも１つの上面に当接することと、
封止体を前記封入キャビティ内に注入することであって、前記封止体は、前記基板上に配置され、前記少なくとも１つのチップと前記少なくとも１つのパワー半導体パッケージ信号接続部材を覆うことと、
前記上型と前記下型を除去し、前記封止体に、前記封止体の前記基板から離れた上部表面から前記基板の方向に向けて前記少なくとも１つのパワー半導体パッケージ信号接続部材の前記少なくとも１つの上面を露出するまで延伸する少なくとも１つの凹溝を形成することと、
前記少なくとも１つの凹溝を介して少なくとも１つの埋め込み式信号ピンを前記少なくとも１つのパワー半導体パッケージ信号接続部材内に挿入することであって、前記少なくとも１つのパワー半導体パッケージ信号接続部材と前記少なくとも１つの埋め込み式信号ピンは、少なくとも１つの信号アセンブリを定義することと、
を含む、
半導体モジュールの製造方法。
【請求項６】
前記少なくとも１つの凹溝の口径は、前記封止体の前記上部表面から前記基板の方向に向けて減少する、
請求項５に記載の半導体モジュールの製造方法。
【請求項７】
前記少なくとも１つのパワー半導体パッケージ信号接続部材の高さは、前記少なくとも１つの凹溝の深さよりも大きい、
請求項５に記載の半導体モジュールの製造方法。
【請求項８】
前記上型と前記下型を閉じて前記封入キャビティを形成する前に、少なくとも１つの接続部材を形成することをさらに含み、前記少なくとも１つの接続部材は、前記少なくとも１つのチップと前記基板を電気的に接続する、
請求項５に記載の半導体モジュールの製造方法。
【請求項９】
前記基板は、互いに対向する第１表面及び第２表面を有し、複数のピンを含み、
前記封止体を前記封入キャビティ内に注入するとき、前記封止体は、前記基板の前記第１表面及び各前記ピンの一部を覆い、各前記ピンの内側ピン部として定義し、各前記ピンの別の一部は、前記封止体の外側に突出し、各前記ピンの外側ピン部として定義する、
請求項５に記載の半導体モジュールの製造方法。
【請求項１０】
前記基板は、ダイレクトボンド銅基板、絶縁金属基板、又は活性金属接合基板を含む、
請求項５に記載の半導体モジュールの製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、モジュール及びその製造方法に関し、特に半導体モジュール及びその製造方法に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
パワー部材の電力密度を高め、低コストの要求を満たすために、通常、複数の半導体部材をパッケージ構造に組み合わせてパワーモジュール（ｐｏｗｅｒｍｏｄｕｌｅ）を形成することにより、小容積のパッケージ構造で高出力電力を提供することができる。一般的に、パワーモジュールの信号源はいずれも封止体の側面から外側に突出している。しかしながら、この設計では電流経路が長くなるため、寄生インダクタンスが増加し、部材の性能に影響を及ぼす。さらに、従来技術では、封止体を形成する際、通常、二次注入すること、又は一回注入後に保護材料を研磨したり覆ったりしないことによって、パワー半導体パッケージ信号接続部材を保護して封止体を充填する。または、機械的掘削やレーザー穴あけなどの二次加工により、パワー半導体パッケージ信号接続部材の上面を露出させる。その結果、パワーモジュールの製造時間とコストを効果的に削減することができない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、電流経路を効果的に短縮し、寄生インダクタンスを低減することができる、半導体モジュールを提供する。
【０００４】
本発明はさらに、製造工程の複雑さと二次加工の必要性によるパワーモジュールの損傷のリスクを軽減することで、生産歩留まりを向上させ、生産コストと生産時間を効果的に削減できる、上記半導体モジュールを製造するための半導体モジュールの製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の半導体モジュールは、基板と、少なくとも１つのチップと、少なくとも１つの信号アセンブリと、封止体と、を備える。少なくとも１つのチップは基板上に配置され、基板と電気的に接続される。少なくとも１つの信号アセンブリは基板の法線方向に沿って基板上に配置され、基板と電気的に接続される。少なくとも１つの信号アセンブリは、基板上に配置された少なくとも１つのパワー半導体パッケージ信号接続部材と、少なくとも１つのパワー半導体パッケージ信号接続部材内に挿入された少なくとも１つの埋め込み式信号ピンを含む。封止体は基板上に配置され、少なくとも１つの凹溝を有する。封止体は、少なくとも１つのチップと少なくとも１つのパワー半導体パッケージ信号接続部材を覆う。少なくとも１つの凹溝は、封止体の基板から離れた上部表面から基板の方向に向けて少なくとも１つのパワー半導体パッケージ信号接続部材の少なくとも１つの上面を露出するまで延伸する。
【０００６】
本発明の一実施形態において、上記少なくとも１つの凹溝の口径は、封止体の上部表面から基板の方向に向けて減少する。
【０００７】
本発明の一実施形態において、上記少なくとも１つのパワー半導体パッケージ信号接続部材の高さは、少なくとも１つの凹溝の深さよりも大きい。
【０００８】
本発明の一実施形態において、上記半導体モジュールは、少なくとも１つのチップと基板を電気的に接続する少なくとも１つの接続部材をさらに含む。
【０００９】
本発明の半導体モジュールの製造方法は、以下の工程を含む。基板上に少なくとも１つのチップを配置する。少なくとも１つのチップを基板と電気的に接続する。基板の法線方向に沿って基板上に少なくとも１つのパワー半導体パッケージ信号接続部材を配置する。少なくとも１つのパワー半導体パッケージ信号接続部材を基板と電気的に接続する。基板、及び基板上に配置された少なくとも１つのチップ及び少なくとも１つのパワー半導体パッケージ信号接続部材を下型内に配置する。上型と下型を閉じて封入キャビティを形成する。上型の少なくとも１つの伸縮可能モジュールが少なくとも１つのパワー半導体パッケージ信号接続部材の少なくとも１つの上面に当接する。封止体を封入キャビティ内に注入する。封止体は、基板上に配置され、少なくとも１つのチップと少なくとも１つのパワー半導体パッケージ信号接続部材を覆う。上型と下型を除去し、封止体に、封止体の基板から離れた上部表面から基板の方向に向けて、少なくとも１つのパワー半導体パッケージ信号接続部材の少なくとも１つの上面を露出するまで延伸する少なくとも１つの凹溝を形成する。少なくとも１つの凹溝を介して少なくとも１つの埋め込み式信号ピンを少なくとも１つのパワー半導体パッケージ信号接続部材内に挿入する。少なくとも１つのパワー半導体パッケージ信号接続部材と少なくとも１つの埋め込み式信号ピンは、少なくとも１つの信号アセンブリを定義する。
【００１０】
本発明の一実施形態において、上記少なくとも１つの凹溝の口径は、封止体の上部表面から基板の方向に向けて減少する。
（【００１１】以降は省略されています）

関連特許